#ifndef _SPC58ECXX_H_ #define _SPC58ECXX_H_ #include "typedefs.h" /**************************************************************************************** * Copyright STMicroelectronics * ST RESTRICTED * Unauthorized reproduction and communication strictly prohibited *---------------------------------------------------------------------------------------- * This C header file was automatically generated by 'spirit2regtest' utility from the * SPIRIT description of the component. * * Purpose : It declares C preprocessor definitions for component, register and * register fields parameters * * Generated by spirit2regtest v2.25_alpha1 * * PLEASE DO NOT MODIFY THIS FILE ****************************************************************************************/ /**************************************************************************/ /* Module: AMU2 */ /**************************************************************************/ struct AMU2_tag { vuint8_t AMU_REGS_ADDRESSBLOCK_reserved0[65536]; union { vuint32_t R; struct { vuint32_t unused_1:15; vuint32_t CH:1; vuint32_t unused_0:12; vuint32_t VER:4; } B; } IDVCH0; vuint8_t AMU_REGS_ADDRESSBLOCK_reserved1[8]; struct { union { vuint32_t R; struct { vuint32_t NMSK:16; vuint32_t NCRS:16; } B; } NCHN; union { vuint32_t R; struct { vuint32_t unused_1:17; vuint32_t PTR:13; vuint32_t unused_0:2; } B; } P1PTRCHN; union { vuint32_t R; struct { vuint32_t unused_1:17; vuint32_t PTR:13; vuint32_t unused_0:2; } B; } P2PTRCHN; union { vuint32_t R; struct { vuint32_t PTR:30; vuint32_t unused_0:2; } B; } P3PTRCHN; union { vuint32_t R; struct { vuint32_t IEEE:32; } B; } P4CHN; union { vuint32_t R; struct { vuint32_t IEEE:32; } B; } P5CHN; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t UINT:16; } B; } P6CHN; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t UINT:5; } B; } P7CHN; union { vuint32_t R; struct { vuint32_t THRHC:16; vuint32_t UINT:16; } B; } P8CHN; union { vuint32_t R; struct { vuint32_t IEEE64:32; } B; } P9MCHN; union { vuint32_t R; struct { vuint32_t IEEE64:32; } B; } P9LCHN; union { vuint32_t R; struct { vuint32_t PTR:30; vuint32_t unused_0:2; } B; } VPTRCHN; union { vuint32_t R; struct { vuint32_t unused_1:17; vuint32_t PTR:13; vuint32_t unused_0:2; } B; } LPTRCHN; union { vuint32_t R; struct { vuint32_t unused_1:17; vuint32_t PTR:13; vuint32_t unused_0:2; } B; } UPTRCHN; union { vuint32_t R; struct { vuint32_t PTR:29; vuint32_t unused_0:3; } B; } DSACHN; union { vuint32_t R; struct { vuint32_t unused_1:17; vuint32_t PTR:12; vuint32_t unused_0:3; } B; } DDACHN; union { vuint32_t R; struct { vuint32_t THRHC:11; vuint32_t unused_1:5; vuint32_t BCNT:13; vuint32_t unused_0:3; } B; } DCNTCHN; union { vuint32_t R; struct { vuint32_t UINT:32; } B; } DCKSCHN; union { vuint32_t R; struct { vuint32_t unused_2:1; vuint32_t SRTSP:3; vuint32_t unused_1:1; vuint32_t MAXSP:3; vuint32_t ADICFG:2; vuint32_t SARU:2; vuint32_t DARU:2; vuint32_t HCRCE:1; vuint32_t ECRC:1; vuint32_t CADS:1; vuint32_t DECC:1; vuint32_t STMP3:1; vuint32_t STMV32:1; vuint32_t STMV16:1; vuint32_t EHP:1; vuint32_t DSAS:1; vuint32_t STP:1; vuint32_t DEICFG:1; vuint32_t WFDNI:1; vuint32_t WFS23D:1; vuint32_t WFS1D:1; vuint32_t RSM:1; vuint32_t unused_0:1; vuint32_t FARZ:1; vuint32_t SRT:1; } B; } DCCRCHN; union { vuint32_t R; struct { vuint32_t unused_2:1; vuint32_t SRTSP:3; vuint32_t unused_1:1; vuint32_t MAXSP:3; vuint32_t AEICFG:2; vuint32_t OVICFG:2; vuint32_t NCICFG:2; vuint32_t DNICFG:2; vuint32_t BPRI:1; vuint32_t EECC:1; vuint32_t DDSL:1; vuint32_t SETZ:1; vuint32_t ESTZC:1; vuint32_t unused_0:2; vuint32_t V16:1; vuint32_t VFH:1; vuint32_t CMEXP:7; } B; } CCR1CHN; union { vuint32_t R; struct { vuint32_t unused_5:1; vuint32_t ADCCRE:1; vuint32_t ADCCR18:1; vuint32_t ADCCR19:1; vuint32_t ADCCR20:1; vuint32_t unused_4:4; vuint32_t ADCCR25:1; vuint32_t ADCCR26:1; vuint32_t ADCCR27:1; vuint32_t ADCCR31:1; vuint32_t unused_3:1; vuint32_t ENCRS:1; vuint32_t SNCRS:1; vuint32_t CSXXS:1; vuint32_t unused_2:6; vuint32_t S23STP:1; vuint32_t unused_1:1; vuint32_t WFSS23:1; vuint32_t WFDS23:1; vuint32_t WFDS1:1; vuint32_t S23RSM:1; vuint32_t unused_0:1; vuint32_t S23SRT:1; vuint32_t S1SRT:1; } B; } CCR2CHN; vuint8_t AMU2_reserved2[32]; union { vuint32_t R; struct { vuint32_t IEEE64:32; } B; } RES64MCHN; union { vuint32_t R; struct { vuint32_t IEEE64:32; } B; } RES64LCHN; union { vuint32_t R; struct { vuint32_t CHBSY:1; vuint32_t ADSTM:1; vuint32_t S23XS:2; vuint32_t S1XS:2; vuint32_t ADMAS:2; vuint32_t QDSL:1; vuint32_t ACURSP:3; vuint32_t unused_1:1; vuint32_t DCURSP:3; vuint32_t YCAFLT:1; vuint32_t ZCAFLT:1; vuint32_t S23AFLT:1; vuint32_t S1AFLT:1; vuint32_t IDVERR:1; vuint32_t ADMERR:1; vuint32_t CKSERR:1; vuint32_t ECCERR:1; vuint32_t RGCERR:1; vuint32_t unused_0:1; vuint32_t DEIRQ:1; vuint32_t ADIRQ:1; vuint32_t ERIRQ:1; vuint32_t OVIRQ:1; vuint32_t NCIRQ:1; vuint32_t DNIRQ:1; } B; } SEIRCHN; union { vuint32_t R; struct { vuint32_t UINT:32; } B; } ACKSCHN; union { vuint32_t R; struct { vuint32_t IEEE32:32; } B; } RES32CHN; union { vuint32_t R; struct { vuint32_t CHBSY:1; vuint32_t ADSTM:1; vuint32_t S23XS:2; vuint32_t S1XS:2; vuint32_t ADMAS:2; vuint32_t QDSL:1; vuint32_t ACURSP:3; vuint32_t unused_1:1; vuint32_t DCURSP:3; vuint32_t YCAFLT:1; vuint32_t ZCAFLT:1; vuint32_t S23AFLT:1; vuint32_t S1AFLT:1; vuint32_t IDVERR:1; vuint32_t ADMERR:1; vuint32_t CKSERR:1; vuint32_t ECCERR:1; vuint32_t RGCERR:1; vuint32_t unused_0:1; vuint32_t DEIRQ:1; vuint32_t ADIRQ:1; vuint32_t ERIRQ:1; vuint32_t OVIRQ:1; vuint32_t NCIRQ:1; vuint32_t DNIRQ:1; } B; } ASEIRCHN; union { vuint32_t R; struct { vuint32_t UINT:32; } B; } AACKSCHN; vuint8_t AMU2_reserved3[4]; union { vuint32_t R; struct { vuint32_t IEEE64:32; } B; } Y64MCHN; union { vuint32_t R; struct { vuint32_t IEEE64:32; } B; } Y64LCHN; union { vuint32_t R; struct { vuint32_t THRHC:16; vuint32_t UINT:16; } B; } AP8CHN; union { vuint32_t R; struct { vuint32_t CHBSY:1; vuint32_t ADSTM:1; vuint32_t S23XS:2; vuint32_t S1XS:2; vuint32_t ADMAS:2; vuint32_t QDSL:1; vuint32_t ACURSP:3; vuint32_t unused_1:1; vuint32_t DCURSP:3; vuint32_t YCAFLT:1; vuint32_t ZCAFLT:1; vuint32_t S23AFLT:1; vuint32_t S1AFLT:1; vuint32_t IDVERR:1; vuint32_t ADMERR:1; vuint32_t CKSERR:1; vuint32_t ECCERR:1; vuint32_t RGCERR:1; vuint32_t unused_0:1; vuint32_t DEIRQ:1; vuint32_t ADIRQ:1; vuint32_t ERIRQ:1; vuint32_t OVIRQ:1; vuint32_t NCIRQ:1; vuint32_t DNIRQ:1; } B; } SEINCCHN; union { vuint32_t R; struct { vuint32_t IEEE32:32; } B; } Y32CHN; vuint8_t AMU2_reserved4[76]; union { vuint32_t R; struct { vuint32_t unused_1:15; vuint32_t CH:1; vuint32_t unused_0:12; vuint32_t VER:4; } B; } IDVCH1; vuint8_t AMU2_reserved5[8]; } SUB0[2]; union { vuint32_t R; struct { vuint32_t unused_2:1; vuint32_t SRTSP:3; vuint32_t unused_1:1; vuint32_t MAXSP:3; vuint32_t ADICFG:2; vuint32_t SARU:2; vuint32_t DARU:2; vuint32_t HCRCE:1; vuint32_t ECRC:1; vuint32_t CADS:1; vuint32_t DECC:1; vuint32_t STMP3:1; vuint32_t STMV32:1; vuint32_t STMV16:1; vuint32_t EHP:1; vuint32_t DSAS:1; vuint32_t STP:1; vuint32_t DEICFG:1; vuint32_t WFDNI:1; vuint32_t WFS23D:1; vuint32_t WFS1D:1; vuint32_t RSM:1; vuint32_t unused_0:1; vuint32_t FARZ:1; vuint32_t SRT:1; } B; } DCCRCHX; union { vuint32_t R; struct { vuint32_t unused_2:1; vuint32_t SRTSP:3; vuint32_t unused_1:1; vuint32_t MAXSP:3; vuint32_t AEICFG:2; vuint32_t OVICFG:2; vuint32_t NCICFG:2; vuint32_t DNICFG:2; vuint32_t BPRI:1; vuint32_t EECC:1; vuint32_t DDSL:1; vuint32_t SETZ:1; vuint32_t ESTZC:1; vuint32_t unused_0:2; vuint32_t V16:1; vuint32_t VFH:1; vuint32_t CMEXP:7; } B; } CCR1CHX; union { vuint32_t R; struct { vuint32_t unused_5:1; vuint32_t ADCCRE:1; vuint32_t ADCCR18:1; vuint32_t ADCCR19:1; vuint32_t ADCCR20:1; vuint32_t unused_4:4; vuint32_t ADCCR25:1; vuint32_t ADCCR26:1; vuint32_t ADCCR27:1; vuint32_t ADCCR31:1; vuint32_t unused_3:1; vuint32_t ENCRS:1; vuint32_t SNCRS:1; vuint32_t CSXXS:1; vuint32_t unused_2:6; vuint32_t S23STP:1; vuint32_t unused_1:1; vuint32_t WFSS23:1; vuint32_t WFDS23:1; vuint32_t WFDS1:1; vuint32_t S23RSM:1; vuint32_t unused_0:1; vuint32_t S23SRT:1; vuint32_t S1SRT:1; } B; } CCR2CHX; vuint8_t AMU_REGS_ADDRESSBLOCK_reserved7[40]; union { vuint32_t R; struct { vuint32_t CHBSY:1; vuint32_t ADSTM:1; vuint32_t S23XS:2; vuint32_t S1XS:2; vuint32_t ADMAS:2; vuint32_t QDSL:1; vuint32_t ACURSP:3; vuint32_t unused_1:1; vuint32_t DCURSP:3; vuint32_t YCAFLT:1; vuint32_t ZCAFLT:1; vuint32_t S23AFLT:1; vuint32_t S1AFLT:1; vuint32_t IDVERR:1; vuint32_t ADMERR:1; vuint32_t CKSERR:1; vuint32_t ECCERR:1; vuint32_t RGCERR:1; vuint32_t unused_0:1; vuint32_t DEIRQ:1; vuint32_t ADIRQ:1; vuint32_t ERIRQ:1; vuint32_t OVIRQ:1; vuint32_t NCIRQ:1; vuint32_t DNIRQ:1; } B; } SEIRCHX; vuint8_t AMU_REGS_ADDRESSBLOCK_reserved8[8]; union { vuint32_t R; struct { vuint32_t CHBSY:1; vuint32_t ADSTM:1; vuint32_t S23XS:2; vuint32_t S1XS:2; vuint32_t ADMAS:2; vuint32_t QDSL:1; vuint32_t ACURSP:3; vuint32_t unused_1:1; vuint32_t DCURSP:3; vuint32_t YCAFLT:1; vuint32_t ZCAFLT:1; vuint32_t S23AFLT:1; vuint32_t S1AFLT:1; vuint32_t IDVERR:1; vuint32_t ADMERR:1; vuint32_t CKSERR:1; vuint32_t ECCERR:1; vuint32_t RGCERR:1; vuint32_t unused_0:1; vuint32_t DEIRQ:1; vuint32_t ADIRQ:1; vuint32_t ERIRQ:1; vuint32_t OVIRQ:1; vuint32_t NCIRQ:1; vuint32_t DNIRQ:1; } B; } ASEIRCHX; vuint8_t AMU_REGS_ADDRESSBLOCK_reserved9[20]; union { vuint32_t R; struct { vuint32_t CHBSY:1; vuint32_t ADSTM:1; vuint32_t S23XS:2; vuint32_t S1XS:2; vuint32_t ADMAS:2; vuint32_t QDSL:1; vuint32_t ACURSP:3; vuint32_t unused_1:1; vuint32_t DCURSP:3; vuint32_t YCAFLT:1; vuint32_t ZCAFLT:1; vuint32_t S23AFLT:1; vuint32_t S1AFLT:1; vuint32_t IDVERR:1; vuint32_t ADMERR:1; vuint32_t CKSERR:1; vuint32_t ECCERR:1; vuint32_t RGCERR:1; vuint32_t unused_0:1; vuint32_t DEIRQ:1; vuint32_t ADIRQ:1; vuint32_t ERIRQ:1; vuint32_t OVIRQ:1; vuint32_t NCIRQ:1; vuint32_t DNIRQ:1; } B; } SEINCCHX; }; /**************************************************************************/ /* Module: BODY_CTU_0 */ /**************************************************************************/ struct BODY_CTU_0_tag { union { vuint32_t R; struct { vuint32_t unused_1:24; vuint32_t TRGIEN:1; vuint32_t TRGI:1; vuint32_t unused_0:6; } B; } CSR; vuint8_t BODY_CTU_0_ADDRESSBLOCK_reserved0[44]; union { vuint32_t R; struct { vuint32_t unused_2:16; vuint32_t TM:1; vuint32_t CLR_FLAG:1; vuint32_t unused_1:5; vuint32_t ADC_SEL:1; vuint32_t unused_0:1; vuint32_t CHANNEL_VALUE:7; } B; } EVTCFGRN[64]; }; /**************************************************************************/ /* Module: CAN_SUB_0_M_CAN */ /**************************************************************************/ struct CAN_SUB_0_M_CAN_tag { union { vuint32_t R; struct { vuint32_t REL:4; vuint32_t STEP:4; vuint32_t SUBSTEP:4; vuint32_t YEAR:4; vuint32_t MON:8; vuint32_t DAY:8; } B; } CREL; union { vuint32_t R; struct { vuint32_t ETV:32; } B; } ENDN; vuint8_t CAN_SUB_0_M_CAN_1_ADDRESSBLOCK_reserved0[4]; union { vuint32_t R; struct { vuint32_t unused_4:3; vuint32_t TDCO:5; vuint32_t TDC:1; vuint32_t unused_3:2; vuint32_t FBRP:5; vuint32_t unused_2:4; vuint32_t FTSEG1:4; vuint32_t unused_1:1; vuint32_t FTSEG2:3; vuint32_t unused_0:2; vuint32_t FSJW:2; } B; } FBTP; union { vuint32_t R; struct { vuint32_t unused_1:18; vuint32_t TDCV:6; vuint32_t RX:1; vuint32_t TX:2; vuint32_t LBCK:1; vuint32_t unused_0:4; } B; } TEST; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t WDV:8; vuint32_t WDC:8; } B; } RWD; union { vuint32_t R; struct { vuint32_t unused_0:17; vuint32_t TXP:1; vuint32_t FDBS:1; vuint32_t FDO:1; vuint32_t CMR:2; vuint32_t CME:2; vuint32_t TEST:1; vuint32_t DAR:1; vuint32_t MON:1; vuint32_t CSR:1; vuint32_t CSA:1; vuint32_t ASM:1; vuint32_t CCE:1; vuint32_t INIT:1; } B; } CCCR; union { vuint32_t R; struct { vuint32_t unused_1:6; vuint32_t BRP:10; vuint32_t unused_0:2; vuint32_t TSEG1:6; vuint32_t TSEG2:4; vuint32_t SJW:4; } B; } BTP; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t TCP:4; vuint32_t unused_0:14; vuint32_t TSS:2; } B; } TSCC; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t TSC:16; } B; } TSCV; union { vuint32_t R; struct { vuint32_t TOP:16; vuint32_t unused_0:13; vuint32_t TOS:2; vuint32_t ETOC:1; } B; } TOCC; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t TOC:16; } B; } TOCV; vuint8_t CAN_SUB_0_M_CAN_1_ADDRESSBLOCK_reserved1[16]; union { vuint32_t R; struct { vuint32_t unused_0:8; vuint32_t CEL:8; vuint32_t RP:1; vuint32_t REC:7; vuint32_t TEC:8; } B; } ECR; union { vuint32_t R; struct { vuint32_t unused_0:18; vuint32_t REDL:1; vuint32_t RBRS:1; vuint32_t RESI:1; vuint32_t FLEC:3; vuint32_t BO:1; vuint32_t EW:1; vuint32_t EP:1; vuint32_t ACT:2; vuint32_t LEC:3; } B; } PSR; vuint8_t CAN_SUB_0_M_CAN_1_ADDRESSBLOCK_reserved2[8]; union { vuint32_t R; struct { vuint32_t STE:1; vuint32_t FOE:1; vuint32_t ACKE:1; vuint32_t BE:1; vuint32_t CRCE:1; vuint32_t WDI:1; vuint32_t BO:1; vuint32_t EW:1; vuint32_t EP:1; vuint32_t ELO:1; vuint32_t BEU:1; vuint32_t BEC:1; vuint32_t DRX:1; vuint32_t TOO:1; vuint32_t MRAF:1; vuint32_t TSW:1; vuint32_t TEFL:1; vuint32_t TEFF:1; vuint32_t TEFW:1; vuint32_t TEFN:1; vuint32_t TFE:1; vuint32_t TCF:1; vuint32_t TC:1; vuint32_t HPM:1; vuint32_t RF1L:1; vuint32_t RF1F:1; vuint32_t RF1W:1; vuint32_t RF1N:1; vuint32_t RF0L:1; vuint32_t RF0F:1; vuint32_t RF0W:1; vuint32_t RF0N:1; } B; } IR; union { vuint32_t R; struct { vuint32_t STEE:1; vuint32_t FOEE:1; vuint32_t ACKEE:1; vuint32_t BEE:1; vuint32_t CRCEE:1; vuint32_t WDIE:1; vuint32_t BOE:1; vuint32_t EWE:1; vuint32_t EPE:1; vuint32_t ELOE:1; vuint32_t BEUE:1; vuint32_t BECE:1; vuint32_t DRXE:1; vuint32_t TOOE:1; vuint32_t MRAFE:1; vuint32_t TSWE:1; vuint32_t TEFLE:1; vuint32_t TEFFE:1; vuint32_t TEFWE:1; vuint32_t TEFNE:1; vuint32_t TFEE:1; vuint32_t TCFE:1; vuint32_t TCE:1; vuint32_t HPME:1; vuint32_t RF1LE:1; vuint32_t RF1FE:1; vuint32_t RF1WE:1; vuint32_t RF1NE:1; vuint32_t RF0LE:1; vuint32_t RF0FE:1; vuint32_t RF0WE:1; vuint32_t RF0NE:1; } B; } IE; union { vuint32_t R; struct { vuint32_t STEL:1; vuint32_t FOEL:1; vuint32_t ACKEL:1; vuint32_t BEL:1; vuint32_t CRCEL:1; vuint32_t WDIL:1; vuint32_t BOL:1; vuint32_t EWL:1; vuint32_t EPL:1; vuint32_t ELOL:1; vuint32_t BEUL:1; vuint32_t BECL:1; vuint32_t DRXL:1; vuint32_t TOOL:1; vuint32_t MRAFL:1; vuint32_t TSWL:1; vuint32_t TEFLL:1; vuint32_t TEFFL:1; vuint32_t TEFWL:1; vuint32_t TEFNL:1; vuint32_t TFEL:1; vuint32_t TCFL:1; vuint32_t TCL:1; vuint32_t HPML:1; vuint32_t RF1LL:1; vuint32_t RF1FL:1; vuint32_t RF1WL:1; vuint32_t RF1NL:1; vuint32_t RF0LL:1; vuint32_t RF0FL:1; vuint32_t RF0WL:1; vuint32_t RF0NL:1; } B; } ILS; union { vuint32_t R; struct { vuint32_t unused_0:30; vuint32_t EINT1:1; vuint32_t EINT0:1; } B; } ILE; vuint8_t CAN_SUB_0_M_CAN_1_ADDRESSBLOCK_reserved3[32]; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t ANFS:2; vuint32_t ANFE:2; vuint32_t RRFS:1; vuint32_t RRFE:1; } B; } GFC; union { vuint32_t R; struct { vuint32_t unused_1:8; vuint32_t LSS:8; vuint32_t FLSSA:14; vuint32_t unused_0:2; } B; } SIDFC; union { vuint32_t R; struct { vuint32_t unused_1:9; vuint32_t LSE:7; vuint32_t FLESA:14; vuint32_t unused_0:2; } B; } XIDFC; vuint8_t CAN_SUB_0_M_CAN_1_ADDRESSBLOCK_reserved4[4]; union { vuint32_t R; struct { vuint32_t unused_0:3; vuint32_t EIDM:29; } B; } XIDAM; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t FLST:1; vuint32_t FIDX:7; vuint32_t MSI:2; vuint32_t BIDX:6; } B; } HPMS; union { vuint32_t R; struct { vuint32_t ND31:1; vuint32_t ND30:1; vuint32_t ND29:1; vuint32_t ND28:1; vuint32_t ND27:1; vuint32_t ND26:1; vuint32_t ND25:1; vuint32_t ND24:1; vuint32_t ND23:1; vuint32_t ND22:1; vuint32_t ND21:1; vuint32_t ND20:1; vuint32_t ND19:1; vuint32_t ND18:1; vuint32_t ND17:1; vuint32_t ND16:1; vuint32_t ND15:1; vuint32_t ND14:1; vuint32_t ND13:1; vuint32_t ND12:1; vuint32_t ND11:1; vuint32_t ND10:1; vuint32_t ND9:1; vuint32_t ND8:1; vuint32_t ND7:1; vuint32_t ND6:1; vuint32_t ND5:1; vuint32_t ND4:1; vuint32_t ND3:1; vuint32_t ND2:1; vuint32_t ND1:1; vuint32_t ND0:1; } B; } NDAT1; union { vuint32_t R; struct { vuint32_t ND63:1; vuint32_t ND62:1; vuint32_t ND61:1; vuint32_t ND60:1; vuint32_t ND59:1; vuint32_t ND58:1; vuint32_t ND57:1; vuint32_t ND56:1; vuint32_t ND55:1; vuint32_t ND54:1; vuint32_t ND53:1; vuint32_t ND52:1; vuint32_t ND51:1; vuint32_t ND50:1; vuint32_t ND49:1; vuint32_t ND48:1; vuint32_t ND47:1; vuint32_t ND46:1; vuint32_t ND45:1; vuint32_t ND44:1; vuint32_t ND43:1; vuint32_t ND42:1; vuint32_t ND41:1; vuint32_t ND40:1; vuint32_t ND39:1; vuint32_t ND38:1; vuint32_t ND37:1; vuint32_t ND36:1; vuint32_t ND35:1; vuint32_t ND34:1; vuint32_t ND33:1; vuint32_t ND32:1; } B; } NDAT2; union { vuint32_t R; struct { vuint32_t F0OM:1; vuint32_t F0WM:7; vuint32_t unused_1:1; vuint32_t F0S:7; vuint32_t F0SA:14; vuint32_t unused_0:2; } B; } RXF0C; union { vuint32_t R; struct { vuint32_t unused_3:6; vuint32_t RF0L:1; vuint32_t F0F:1; vuint32_t unused_2:2; vuint32_t F0PI:6; vuint32_t unused_1:2; vuint32_t F0GI:6; vuint32_t unused_0:1; vuint32_t F0FL:7; } B; } RXF0S; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t F0AI:6; } B; } RXF0A; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t RBSA:14; vuint32_t unused_0:2; } B; } RXBC; union { vuint32_t R; struct { vuint32_t F1OM:1; vuint32_t F1WM:7; vuint32_t unused_1:1; vuint32_t F1S:7; vuint32_t F1SA:14; vuint32_t unused_0:2; } B; } RXF1C; union { vuint32_t R; struct { vuint32_t DMS:2; vuint32_t unused_3:4; vuint32_t RF1L:1; vuint32_t F1F:1; vuint32_t unused_2:2; vuint32_t F1PI:6; vuint32_t unused_1:2; vuint32_t F1GI:6; vuint32_t unused_0:1; vuint32_t F1FL:7; } B; } RXF1S; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t F1AI:6; } B; } RXF1A; union { vuint32_t R; struct { vuint32_t unused_2:21; vuint32_t RBDS:3; vuint32_t unused_1:1; vuint32_t F1DS:3; vuint32_t unused_0:1; vuint32_t F0DS:3; } B; } RXESC; union { vuint32_t R; struct { vuint32_t unused_2:1; vuint32_t TFQM:1; vuint32_t TFQS:6; vuint32_t unused_1:2; vuint32_t NDTB:6; vuint32_t TBSA:14; vuint32_t unused_0:2; } B; } TXBC; union { vuint32_t R; struct { vuint32_t unused_2:10; vuint32_t TFQF:1; vuint32_t TFQPI:5; vuint32_t unused_1:3; vuint32_t TFGI:5; vuint32_t unused_0:2; vuint32_t TFFL:6; } B; } TXFQS; union { vuint32_t R; struct { vuint32_t unused_0:29; vuint32_t TBDS:3; } B; } TXESC; union { vuint32_t R; struct { vuint32_t TRP31:1; vuint32_t TRP30:1; vuint32_t TRP29:1; vuint32_t TRP28:1; vuint32_t TRP27:1; vuint32_t TRP26:1; vuint32_t TRP25:1; vuint32_t TRP24:1; vuint32_t TRP23:1; vuint32_t TRP22:1; vuint32_t TRP21:1; vuint32_t TRP20:1; vuint32_t TRP19:1; vuint32_t TRP18:1; vuint32_t TRP17:1; vuint32_t TRP16:1; vuint32_t TRP15:1; vuint32_t TRP14:1; vuint32_t TRP13:1; vuint32_t TRP12:1; vuint32_t TRP11:1; vuint32_t TRP10:1; vuint32_t TRP9:1; vuint32_t TRP8:1; vuint32_t TRP7:1; vuint32_t TRP6:1; vuint32_t TRP5:1; vuint32_t TRP4:1; vuint32_t TRP3:1; vuint32_t TRP2:1; vuint32_t TRP1:1; vuint32_t TRP0:1; } B; } TXBRP; union { vuint32_t R; struct { vuint32_t AR31:1; vuint32_t AR30:1; vuint32_t AR29:1; vuint32_t AR28:1; vuint32_t AR27:1; vuint32_t AR26:1; vuint32_t AR25:1; vuint32_t AR24:1; vuint32_t AR23:1; vuint32_t AR22:1; vuint32_t AR21:1; vuint32_t AR20:1; vuint32_t AR19:1; vuint32_t AR18:1; vuint32_t AR17:1; vuint32_t AR16:1; vuint32_t AR15:1; vuint32_t AR14:1; vuint32_t AR13:1; vuint32_t AR12:1; vuint32_t AR11:1; vuint32_t AR10:1; vuint32_t AR9:1; vuint32_t AR8:1; vuint32_t AR7:1; vuint32_t AR6:1; vuint32_t AR5:1; vuint32_t AR4:1; vuint32_t AR3:1; vuint32_t AR2:1; vuint32_t AR1:1; vuint32_t AR0:1; } B; } TXBAR; union { vuint32_t R; struct { vuint32_t CR31:1; vuint32_t CR30:1; vuint32_t CR29:1; vuint32_t CR28:1; vuint32_t CR27:1; vuint32_t CR26:1; vuint32_t CR25:1; vuint32_t CR24:1; vuint32_t CR23:1; vuint32_t CR22:1; vuint32_t CR21:1; vuint32_t CR20:1; vuint32_t CR19:1; vuint32_t CR18:1; vuint32_t CR17:1; vuint32_t CR16:1; vuint32_t CR15:1; vuint32_t CR14:1; vuint32_t CR13:1; vuint32_t CR12:1; vuint32_t CR11:1; vuint32_t CR10:1; vuint32_t CR9:1; vuint32_t CR8:1; vuint32_t CR7:1; vuint32_t CR6:1; vuint32_t CR5:1; vuint32_t CR4:1; vuint32_t CR3:1; vuint32_t CR2:1; vuint32_t CR1:1; vuint32_t CR0:1; } B; } TXBCR; union { vuint32_t R; struct { vuint32_t TO31:1; vuint32_t TO30:1; vuint32_t TO29:1; vuint32_t TO28:1; vuint32_t TO27:1; vuint32_t TO26:1; vuint32_t TO25:1; vuint32_t TO24:1; vuint32_t TO23:1; vuint32_t TO22:1; vuint32_t TO21:1; vuint32_t TO20:1; vuint32_t TO19:1; vuint32_t TO18:1; vuint32_t TO17:1; vuint32_t TO16:1; vuint32_t TO15:1; vuint32_t TO14:1; vuint32_t TO13:1; vuint32_t TO12:1; vuint32_t TO11:1; vuint32_t TO10:1; vuint32_t TO9:1; vuint32_t TO8:1; vuint32_t TO7:1; vuint32_t TO6:1; vuint32_t TO5:1; vuint32_t TO4:1; vuint32_t TO3:1; vuint32_t TO2:1; vuint32_t TO1:1; vuint32_t TO0:1; } B; } TXBTO; union { vuint32_t R; struct { vuint32_t CF31:1; vuint32_t CF30:1; vuint32_t CF29:1; vuint32_t CF28:1; vuint32_t CF27:1; vuint32_t CF26:1; vuint32_t CF25:1; vuint32_t CF24:1; vuint32_t CF23:1; vuint32_t CF22:1; vuint32_t CF21:1; vuint32_t CF20:1; vuint32_t CF19:1; vuint32_t CF18:1; vuint32_t CF17:1; vuint32_t CF16:1; vuint32_t CF15:1; vuint32_t CF14:1; vuint32_t CF13:1; vuint32_t CF12:1; vuint32_t CF11:1; vuint32_t CF10:1; vuint32_t CF9:1; vuint32_t CF8:1; vuint32_t CF7:1; vuint32_t CF6:1; vuint32_t CF5:1; vuint32_t CF4:1; vuint32_t CF3:1; vuint32_t CF2:1; vuint32_t CF1:1; vuint32_t CF0:1; } B; } TXBCF; union { vuint32_t R; struct { vuint32_t TIE31:1; vuint32_t TIE30:1; vuint32_t TIE29:1; vuint32_t TIE28:1; vuint32_t TIE27:1; vuint32_t TIE26:1; vuint32_t TIE25:1; vuint32_t TIE24:1; vuint32_t TIE23:1; vuint32_t TIE22:1; vuint32_t TIE21:1; vuint32_t TIE20:1; vuint32_t TIE19:1; vuint32_t TIE18:1; vuint32_t TIE17:1; vuint32_t TIE16:1; vuint32_t TIE15:1; vuint32_t TIE14:1; vuint32_t TIE13:1; vuint32_t TIE12:1; vuint32_t TIE11:1; vuint32_t TIE10:1; vuint32_t TIE9:1; vuint32_t TIE8:1; vuint32_t TIE7:1; vuint32_t TIE6:1; vuint32_t TIE5:1; vuint32_t TIE4:1; vuint32_t TIE3:1; vuint32_t TIE2:1; vuint32_t TIE1:1; vuint32_t TIE0:1; } B; } TXBTIE; union { vuint32_t R; struct { vuint32_t CFIE31:1; vuint32_t CFIE30:1; vuint32_t CFIE29:1; vuint32_t CFIE28:1; vuint32_t CFIE27:1; vuint32_t CFIE26:1; vuint32_t CFIE25:1; vuint32_t CFIE24:1; vuint32_t CFIE23:1; vuint32_t CFIE22:1; vuint32_t CFIE21:1; vuint32_t CFIE20:1; vuint32_t CFIE19:1; vuint32_t CFIE18:1; vuint32_t CFIE17:1; vuint32_t CFIE16:1; vuint32_t CFIE15:1; vuint32_t CFIE14:1; vuint32_t CFIE13:1; vuint32_t CFIE12:1; vuint32_t CFIE11:1; vuint32_t CFIE10:1; vuint32_t CFIE9:1; vuint32_t CFIE8:1; vuint32_t CFIE7:1; vuint32_t CFIE6:1; vuint32_t CFIE5:1; vuint32_t CFIE4:1; vuint32_t CFIE3:1; vuint32_t CFIE2:1; vuint32_t CFIE1:1; vuint32_t CFIE0:1; } B; } TXBCIE; vuint8_t CAN_SUB_0_M_CAN_1_ADDRESSBLOCK_reserved5[8]; union { vuint32_t R; struct { vuint32_t unused_2:2; vuint32_t EFWM:6; vuint32_t unused_1:2; vuint32_t EFS:6; vuint32_t EFSA:14; vuint32_t unused_0:2; } B; } TXEFC; union { vuint32_t R; struct { vuint32_t unused_3:6; vuint32_t TEFL:1; vuint32_t EFF:1; vuint32_t unused_2:3; vuint32_t EFPI:5; vuint32_t unused_1:3; vuint32_t EFGI:5; vuint32_t unused_0:2; vuint32_t EFFL:6; } B; } TXEFS; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t EFAI:5; } B; } TXEFA; }; /**************************************************************************/ /* Module: CAN_SUB_0_M_TTCAN_0 */ /**************************************************************************/ struct CAN_SUB_0_M_TTCAN_0_tag { union { vuint32_t R; struct { vuint32_t REL:4; vuint32_t STEP:4; vuint32_t SUBSTEP:4; vuint32_t YEAR:4; vuint32_t MON:8; vuint32_t DAY:8; } B; } CREL; union { vuint32_t R; struct { vuint32_t ETV:32; } B; } ENDN; vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved0[4]; union { vuint32_t R; struct { vuint32_t unused_4:3; vuint32_t TDCO:5; vuint32_t TDC:1; vuint32_t unused_3:2; vuint32_t FBRP:5; vuint32_t unused_2:4; vuint32_t FTSEG1:4; vuint32_t unused_1:1; vuint32_t FTSEG2:3; vuint32_t unused_0:2; vuint32_t FSJW:2; } B; } FBTP; union { vuint32_t R; struct { vuint32_t unused_0:18; vuint32_t TDCV:6; vuint32_t RX:1; vuint32_t TX:2; vuint32_t LBCK:1; vuint32_t CAT:1; vuint32_t CAM:1; vuint32_t TAT:1; vuint32_t TAM:1; } B; } TEST; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t WDV:8; vuint32_t WDC:8; } B; } RWD; union { vuint32_t R; struct { vuint32_t unused_0:17; vuint32_t TXP:1; vuint32_t FDBS:1; vuint32_t FDO:1; vuint32_t CMR:2; vuint32_t CME:2; vuint32_t TEST:1; vuint32_t DAR:1; vuint32_t MON:1; vuint32_t CSR:1; vuint32_t CSA:1; vuint32_t ASM:1; vuint32_t CCE:1; vuint32_t INIT:1; } B; } CCCR; union { vuint32_t R; struct { vuint32_t unused_1:6; vuint32_t BRP:10; vuint32_t unused_0:2; vuint32_t TSEG1:6; vuint32_t TSEG2:4; vuint32_t SJW:4; } B; } BTP; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t TCP:4; vuint32_t unused_0:14; vuint32_t TSS:2; } B; } TSCC; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t TSC:16; } B; } TSCV; union { vuint32_t R; struct { vuint32_t TOP:16; vuint32_t unused_0:13; vuint32_t TOS:2; vuint32_t ETOC:1; } B; } TOCC; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t TOC:16; } B; } TOCV; vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved1[16]; union { vuint32_t R; struct { vuint32_t unused_0:8; vuint32_t CEL:8; vuint32_t RP:1; vuint32_t REC:7; vuint32_t TEC:8; } B; } ECR; union { vuint32_t R; struct { vuint32_t unused_0:18; vuint32_t REDL:1; vuint32_t RBRS:1; vuint32_t RESI:1; vuint32_t FLEC:3; vuint32_t BO:1; vuint32_t EW:1; vuint32_t EP:1; vuint32_t ACT:2; vuint32_t LEC:3; } B; } PSR; vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved2[8]; union { vuint32_t R; struct { vuint32_t STE:1; vuint32_t FOE:1; vuint32_t ACKE:1; vuint32_t BE:1; vuint32_t CRCE:1; vuint32_t WDI:1; vuint32_t BO:1; vuint32_t EW:1; vuint32_t EP:1; vuint32_t ELO:1; vuint32_t BEU:1; vuint32_t BEC:1; vuint32_t DRX:1; vuint32_t TOO:1; vuint32_t MRAF:1; vuint32_t TSW:1; vuint32_t TEFL:1; vuint32_t TEFF:1; vuint32_t TEFW:1; vuint32_t TEFN:1; vuint32_t TFE:1; vuint32_t TCF:1; vuint32_t TC:1; vuint32_t HPM:1; vuint32_t RF1L:1; vuint32_t RF1F:1; vuint32_t RF1W:1; vuint32_t RF1N:1; vuint32_t RF0L:1; vuint32_t RF0F:1; vuint32_t RF0W:1; vuint32_t RF0N:1; } B; } IR; union { vuint32_t R; struct { vuint32_t STEE:1; vuint32_t FOEE:1; vuint32_t ACKEE:1; vuint32_t BEE:1; vuint32_t CRCEE:1; vuint32_t WDIE:1; vuint32_t BOE:1; vuint32_t EWE:1; vuint32_t EPE:1; vuint32_t ELOE:1; vuint32_t BEUE:1; vuint32_t BECE:1; vuint32_t DRXE:1; vuint32_t TOOE:1; vuint32_t MRAFE:1; vuint32_t TSWE:1; vuint32_t TEFLE:1; vuint32_t TEFFE:1; vuint32_t TEFWE:1; vuint32_t TEFNE:1; vuint32_t TFEE:1; vuint32_t TCFE:1; vuint32_t TCE:1; vuint32_t HPME:1; vuint32_t RF1LE:1; vuint32_t RF1FE:1; vuint32_t RF1WE:1; vuint32_t RF1NE:1; vuint32_t RF0LE:1; vuint32_t RF0FE:1; vuint32_t RF0WE:1; vuint32_t RF0NE:1; } B; } IE; union { vuint32_t R; struct { vuint32_t STEL:1; vuint32_t FOEL:1; vuint32_t ACKEL:1; vuint32_t BEL:1; vuint32_t CRCEL:1; vuint32_t WDIL:1; vuint32_t BOL:1; vuint32_t EWL:1; vuint32_t EPL:1; vuint32_t ELOL:1; vuint32_t BEUL:1; vuint32_t BECL:1; vuint32_t DRXL:1; vuint32_t TOOL:1; vuint32_t MRAFL:1; vuint32_t TSWL:1; vuint32_t TEFLL:1; vuint32_t TEFFL:1; vuint32_t TEFWL:1; vuint32_t TEFNL:1; vuint32_t TFEL:1; vuint32_t TCFL:1; vuint32_t TCL:1; vuint32_t HPML:1; vuint32_t RF1LL:1; vuint32_t RF1FL:1; vuint32_t RF1WL:1; vuint32_t RF1NL:1; vuint32_t RF0LL:1; vuint32_t RF0FL:1; vuint32_t RF0WL:1; vuint32_t RF0NL:1; } B; } ILS; union { vuint32_t R; struct { vuint32_t unused_0:30; vuint32_t EINT1:1; vuint32_t EINT0:1; } B; } ILE; vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved3[32]; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t ANFS:2; vuint32_t ANFE:2; vuint32_t RRFS:1; vuint32_t RRFE:1; } B; } GFC; union { vuint32_t R; struct { vuint32_t unused_1:8; vuint32_t LSS:8; vuint32_t FLSSA:14; vuint32_t unused_0:2; } B; } SIDFC; union { vuint32_t R; struct { vuint32_t unused_1:9; vuint32_t LSE:7; vuint32_t FLESA:14; vuint32_t unused_0:2; } B; } XIDFC; vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved4[4]; union { vuint32_t R; struct { vuint32_t unused_0:3; vuint32_t EIDM:29; } B; } XIDAM; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t FLST:1; vuint32_t FIDX:7; vuint32_t MSI:2; vuint32_t BIDX:6; } B; } HPMS; union { vuint32_t R; struct { vuint32_t ND31:1; vuint32_t ND30:1; vuint32_t ND29:1; vuint32_t ND28:1; vuint32_t ND27:1; vuint32_t ND26:1; vuint32_t ND25:1; vuint32_t ND24:1; vuint32_t ND23:1; vuint32_t ND22:1; vuint32_t ND21:1; vuint32_t ND20:1; vuint32_t ND19:1; vuint32_t ND18:1; vuint32_t ND17:1; vuint32_t ND16:1; vuint32_t ND15:1; vuint32_t ND14:1; vuint32_t ND13:1; vuint32_t ND12:1; vuint32_t ND11:1; vuint32_t ND10:1; vuint32_t ND9:1; vuint32_t ND8:1; vuint32_t ND7:1; vuint32_t ND6:1; vuint32_t ND5:1; vuint32_t ND4:1; vuint32_t ND3:1; vuint32_t ND2:1; vuint32_t ND1:1; vuint32_t ND0:1; } B; } NDAT1; union { vuint32_t R; struct { vuint32_t ND63:1; vuint32_t ND62:1; vuint32_t ND61:1; vuint32_t ND60:1; vuint32_t ND59:1; vuint32_t ND58:1; vuint32_t ND57:1; vuint32_t ND56:1; vuint32_t ND55:1; vuint32_t ND54:1; vuint32_t ND53:1; vuint32_t ND52:1; vuint32_t ND51:1; vuint32_t ND50:1; vuint32_t ND49:1; vuint32_t ND48:1; vuint32_t ND47:1; vuint32_t ND46:1; vuint32_t ND45:1; vuint32_t ND44:1; vuint32_t ND43:1; vuint32_t ND42:1; vuint32_t ND41:1; vuint32_t ND40:1; vuint32_t ND39:1; vuint32_t ND38:1; vuint32_t ND37:1; vuint32_t ND36:1; vuint32_t ND35:1; vuint32_t ND34:1; vuint32_t ND33:1; vuint32_t ND32:1; } B; } NDAT2; union { vuint32_t R; struct { vuint32_t unused_2:1; vuint32_t F0WM:7; vuint32_t unused_1:1; vuint32_t F0S:7; vuint32_t F0SA:14; vuint32_t unused_0:2; } B; } RXF0C; union { vuint32_t R; struct { vuint32_t unused_3:6; vuint32_t RF0L:1; vuint32_t F0F:1; vuint32_t unused_2:2; vuint32_t F0PI:6; vuint32_t unused_1:2; vuint32_t F0GI:6; vuint32_t unused_0:1; vuint32_t F0FL:7; } B; } RXF0S; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t F0AI:6; } B; } RXF0A; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t RBSA:14; vuint32_t unused_0:2; } B; } RXBC; union { vuint32_t R; struct { vuint32_t unused_2:1; vuint32_t F1WM:7; vuint32_t unused_1:1; vuint32_t F1S:7; vuint32_t F1SA:14; vuint32_t unused_0:2; } B; } RXF1C; union { vuint32_t R; struct { vuint32_t DMS:2; vuint32_t unused_3:4; vuint32_t RF1L:1; vuint32_t F1F:1; vuint32_t unused_2:2; vuint32_t F1PI:6; vuint32_t unused_1:2; vuint32_t F1GI:6; vuint32_t unused_0:1; vuint32_t F1FL:7; } B; } RXF1S; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t F1AI:6; } B; } RXF1A; union { vuint32_t R; struct { vuint32_t unused_2:21; vuint32_t RBDS:3; vuint32_t unused_1:1; vuint32_t F1DS:3; vuint32_t unused_0:1; vuint32_t F0DS:3; } B; } RXESC; union { vuint32_t R; struct { vuint32_t unused_2:1; vuint32_t TFQM:1; vuint32_t TFQS:6; vuint32_t unused_1:2; vuint32_t NDTB:6; vuint32_t TBSA:14; vuint32_t unused_0:2; } B; } TXBC; union { vuint32_t R; struct { vuint32_t unused_2:10; vuint32_t TFQF:1; vuint32_t TFQPI:5; vuint32_t unused_1:3; vuint32_t TFGI:5; vuint32_t unused_0:2; vuint32_t TFFL:6; } B; } TXFQS; union { vuint32_t R; struct { vuint32_t unused_0:29; vuint32_t TBDS:3; } B; } TXESC; union { vuint32_t R; struct { vuint32_t TRP31:1; vuint32_t TRP30:1; vuint32_t TRP29:1; vuint32_t TRP28:1; vuint32_t TRP27:1; vuint32_t TRP26:1; vuint32_t TRP25:1; vuint32_t TRP24:1; vuint32_t TRP23:1; vuint32_t TRP22:1; vuint32_t TRP21:1; vuint32_t TRP20:1; vuint32_t TRP19:1; vuint32_t TRP18:1; vuint32_t TRP17:1; vuint32_t TRP16:1; vuint32_t TRP15:1; vuint32_t TRP14:1; vuint32_t TRP13:1; vuint32_t TRP12:1; vuint32_t TRP11:1; vuint32_t TRP10:1; vuint32_t TRP9:1; vuint32_t TRP8:1; vuint32_t TRP7:1; vuint32_t TRP6:1; vuint32_t TRP5:1; vuint32_t TRP4:1; vuint32_t TRP3:1; vuint32_t TRP2:1; vuint32_t TRP1:1; vuint32_t TRP0:1; } B; } TXBRP; union { vuint32_t R; struct { vuint32_t AR31:1; vuint32_t AR30:1; vuint32_t AR29:1; vuint32_t AR28:1; vuint32_t AR27:1; vuint32_t AR26:1; vuint32_t AR25:1; vuint32_t AR24:1; vuint32_t AR23:1; vuint32_t AR22:1; vuint32_t AR21:1; vuint32_t AR20:1; vuint32_t AR19:1; vuint32_t AR18:1; vuint32_t AR17:1; vuint32_t AR16:1; vuint32_t AR15:1; vuint32_t AR14:1; vuint32_t AR13:1; vuint32_t AR12:1; vuint32_t AR11:1; vuint32_t AR10:1; vuint32_t AR9:1; vuint32_t AR8:1; vuint32_t AR7:1; vuint32_t AR6:1; vuint32_t AR5:1; vuint32_t AR4:1; vuint32_t AR3:1; vuint32_t AR2:1; vuint32_t AR1:1; vuint32_t AR0:1; } B; } TXBAR; union { vuint32_t R; struct { vuint32_t CR31:1; vuint32_t CR30:1; vuint32_t CR29:1; vuint32_t CR28:1; vuint32_t CR27:1; vuint32_t CR26:1; vuint32_t CR25:1; vuint32_t CR24:1; vuint32_t CR23:1; vuint32_t CR22:1; vuint32_t CR21:1; vuint32_t CR20:1; vuint32_t CR19:1; vuint32_t CR18:1; vuint32_t CR17:1; vuint32_t CR16:1; vuint32_t CR15:1; vuint32_t CR14:1; vuint32_t CR13:1; vuint32_t CR12:1; vuint32_t CR11:1; vuint32_t CR10:1; vuint32_t CR9:1; vuint32_t CR8:1; vuint32_t CR7:1; vuint32_t CR6:1; vuint32_t CR5:1; vuint32_t CR4:1; vuint32_t CR3:1; vuint32_t CR2:1; vuint32_t CR1:1; vuint32_t CR0:1; } B; } TXBCR; union { vuint32_t R; struct { vuint32_t TO31:1; vuint32_t TO30:1; vuint32_t TO29:1; vuint32_t TO28:1; vuint32_t TO27:1; vuint32_t TO26:1; vuint32_t TO25:1; vuint32_t TO24:1; vuint32_t TO23:1; vuint32_t TO22:1; vuint32_t TO21:1; vuint32_t TO20:1; vuint32_t TO19:1; vuint32_t TO18:1; vuint32_t TO17:1; vuint32_t TO16:1; vuint32_t TO15:1; vuint32_t TO14:1; vuint32_t TO13:1; vuint32_t TO12:1; vuint32_t TO11:1; vuint32_t TO10:1; vuint32_t TO9:1; vuint32_t TO8:1; vuint32_t TO7:1; vuint32_t TO6:1; vuint32_t TO5:1; vuint32_t TO4:1; vuint32_t TO3:1; vuint32_t TO2:1; vuint32_t TO1:1; vuint32_t TO0:1; } B; } TXBTO; union { vuint32_t R; struct { vuint32_t CF31:1; vuint32_t CF30:1; vuint32_t CF29:1; vuint32_t CF28:1; vuint32_t CF27:1; vuint32_t CF26:1; vuint32_t CF25:1; vuint32_t CF24:1; vuint32_t CF23:1; vuint32_t CF22:1; vuint32_t CF21:1; vuint32_t CF20:1; vuint32_t CF19:1; vuint32_t CF18:1; vuint32_t CF17:1; vuint32_t CF16:1; vuint32_t CF15:1; vuint32_t CF14:1; vuint32_t CF13:1; vuint32_t CF12:1; vuint32_t CF11:1; vuint32_t CF10:1; vuint32_t CF9:1; vuint32_t CF8:1; vuint32_t CF7:1; vuint32_t CF6:1; vuint32_t CF5:1; vuint32_t CF4:1; vuint32_t CF3:1; vuint32_t CF2:1; vuint32_t CF1:1; vuint32_t CF0:1; } B; } TXBCF; union { vuint32_t R; struct { vuint32_t TIE31:1; vuint32_t TIE30:1; vuint32_t TIE29:1; vuint32_t TIE28:1; vuint32_t TIE27:1; vuint32_t TIE26:1; vuint32_t TIE25:1; vuint32_t TIE24:1; vuint32_t TIE23:1; vuint32_t TIE22:1; vuint32_t TIE21:1; vuint32_t TIE20:1; vuint32_t TIE19:1; vuint32_t TIE18:1; vuint32_t TIE17:1; vuint32_t TIE16:1; vuint32_t TIE15:1; vuint32_t TIE14:1; vuint32_t TIE13:1; vuint32_t TIE12:1; vuint32_t TIE11:1; vuint32_t TIE10:1; vuint32_t TIE9:1; vuint32_t TIE8:1; vuint32_t TIE7:1; vuint32_t TIE6:1; vuint32_t TIE5:1; vuint32_t TIE4:1; vuint32_t TIE3:1; vuint32_t TIE2:1; vuint32_t TIE1:1; vuint32_t TIE0:1; } B; } TXBTIE; union { vuint32_t R; struct { vuint32_t CFIE31:1; vuint32_t CFIE30:1; vuint32_t CFIE29:1; vuint32_t CFIE28:1; vuint32_t CFIE27:1; vuint32_t CFIE26:1; vuint32_t CFIE25:1; vuint32_t CFIE24:1; vuint32_t CFIE23:1; vuint32_t CFIE22:1; vuint32_t CFIE21:1; vuint32_t CFIE20:1; vuint32_t CFIE19:1; vuint32_t CFIE18:1; vuint32_t CFIE17:1; vuint32_t CFIE16:1; vuint32_t CFIE15:1; vuint32_t CFIE14:1; vuint32_t CFIE13:1; vuint32_t CFIE12:1; vuint32_t CFIE11:1; vuint32_t CFIE10:1; vuint32_t CFIE9:1; vuint32_t CFIE8:1; vuint32_t CFIE7:1; vuint32_t CFIE6:1; vuint32_t CFIE5:1; vuint32_t CFIE4:1; vuint32_t CFIE3:1; vuint32_t CFIE2:1; vuint32_t CFIE1:1; vuint32_t CFIE0:1; } B; } TXBCIE; vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved5[8]; union { vuint32_t R; struct { vuint32_t unused_2:2; vuint32_t EFWM:6; vuint32_t unused_1:2; vuint32_t EFS:6; vuint32_t EFSA:14; vuint32_t unused_0:2; } B; } TXEFC; union { vuint32_t R; struct { vuint32_t unused_3:6; vuint32_t TEFL:1; vuint32_t EFF:1; vuint32_t unused_2:3; vuint32_t EFPI:5; vuint32_t unused_1:3; vuint32_t EFGI:5; vuint32_t unused_0:2; vuint32_t EFFL:6; } B; } TXEFS; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t EFAI:5; } B; } TXEFA; vuint8_t CAN_SUB_0_M_TTCAN_0_ADDRESSBLOCK_reserved6[4]; union { vuint32_t R; struct { vuint32_t unused_1:9; vuint32_t TME:7; vuint32_t TMSA:14; vuint32_t unused_0:2; } B; } TTTMC; union { vuint32_t R; struct { vuint32_t RMPS:1; vuint32_t XTD:1; vuint32_t unused_0:1; vuint32_t RID:29; } B; } TTRMC; union { vuint32_t R; struct { vuint32_t unused_1:5; vuint32_t EVTP:1; vuint32_t ECC:1; vuint32_t EGTF:1; vuint32_t AWL:8; vuint32_t EECS:1; vuint32_t IRTO:7; vuint32_t LDSDL:3; vuint32_t TM:1; vuint32_t GEN:1; vuint32_t unused_0:1; vuint32_t OM:2; } B; } TTOCF; union { vuint32_t R; struct { vuint32_t unused_1:4; vuint32_t ENTT:12; vuint32_t unused_0:4; vuint32_t TXEW:4; vuint32_t CSS:2; vuint32_t CCM:6; } B; } TTMLM; union { vuint32_t R; struct { vuint32_t ELT:1; vuint32_t unused_0:1; vuint32_t DC:14; vuint32_t NCL:16; } B; } TURCF; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t LCKC:1; vuint32_t unused_0:1; vuint32_t ESCN:1; vuint32_t NIG:1; vuint32_t TMG:1; vuint32_t FGP:1; vuint32_t GCS:1; vuint32_t TTIE:1; vuint32_t TMC:2; vuint32_t RTIE:1; vuint32_t SWS:2; vuint32_t SWP:1; vuint32_t ECS:1; vuint32_t SGT:1; } B; } TTOCN; union { vuint32_t R; struct { vuint32_t CTP:16; vuint32_t TP:16; } B; } TTGTP; union { vuint32_t R; struct { vuint32_t LCKM:1; vuint32_t unused_0:8; vuint32_t TICC:7; vuint32_t TM:16; } B; } TTTMK; union { vuint32_t R; struct { vuint32_t unused_0:13; vuint32_t CER:1; vuint32_t AW:1; vuint32_t WT:1; vuint32_t IWT:1; vuint32_t ELC:1; vuint32_t SE2:1; vuint32_t SE1:1; vuint32_t TXO:1; vuint32_t TXU:1; vuint32_t GTE:1; vuint32_t GTD:1; vuint32_t GTW:1; vuint32_t SWE:1; vuint32_t TTMI:1; vuint32_t RTMI:1; vuint32_t SOG:1; vuint32_t CSM:1; vuint32_t SMC:1; vuint32_t SBC:1; } B; } TTIR; union { vuint32_t R; struct { vuint32_t unused_0:13; vuint32_t CERE:1; vuint32_t AWE:1; vuint32_t WTE:1; vuint32_t IWTE:1; vuint32_t ELCE:1; vuint32_t SE2E:1; vuint32_t SE1E:1; vuint32_t TXOE:1; vuint32_t TXUE:1; vuint32_t GTEE:1; vuint32_t GTDE:1; vuint32_t GTWE:1; vuint32_t SWEE:1; vuint32_t TTMIE:1; vuint32_t RTMIE:1; vuint32_t SOGE:1; vuint32_t CSME:1; vuint32_t SMCE:1; vuint32_t SBCE:1; } B; } TTIE; union { vuint32_t R; struct { vuint32_t unused_0:13; vuint32_t CERL:1; vuint32_t AWL:1; vuint32_t WTL:1; vuint32_t IWTL:1; vuint32_t ELCL:1; vuint32_t SE2L:1; vuint32_t SE1L:1; vuint32_t TXOL:1; vuint32_t TXUL:1; vuint32_t GTEL:1; vuint32_t GTDL:1; vuint32_t GTWL:1; vuint32_t SWEL:1; vuint32_t TTMIL:1; vuint32_t RTMIL:1; vuint32_t SOGL:1; vuint32_t CSML:1; vuint32_t SMCL:1; vuint32_t SBCL:1; } B; } TTILS; union { vuint32_t R; struct { vuint32_t SPL:1; vuint32_t WECS:1; vuint32_t AWE:1; vuint32_t WFE:1; vuint32_t GSI:1; vuint32_t TMP:3; vuint32_t GFI:1; vuint32_t WGTD:1; vuint32_t unused_0:6; vuint32_t RTO:8; vuint32_t QCS:1; vuint32_t QGTP:1; vuint32_t SYS:2; vuint32_t MS:2; vuint32_t EL:2; } B; } TTOST; union { vuint32_t R; struct { vuint32_t unused_0:14; vuint32_t NAV:18; } B; } TURNA; union { vuint32_t R; struct { vuint32_t GT:16; vuint32_t LT:16; } B; } TTLGT; union { vuint32_t R; struct { vuint32_t unused_0:10; vuint32_t CC:6; vuint32_t CT:16; } B; } TTCTC; union { vuint32_t R; struct { vuint32_t SWV:16; vuint32_t unused_0:10; vuint32_t CCV:6; } B; } TTCPT; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t CSM:16; } B; } TTCSM; }; /**************************************************************************/ /* Module: CAN_SUB_1_M_CAN */ /**************************************************************************/ struct CAN_SUB_1_M_CAN_tag { union { vuint32_t R; struct { vuint32_t REL:4; vuint32_t STEP:4; vuint32_t SUBSTEP:4; vuint32_t YEAR:4; vuint32_t MON:8; vuint32_t DAY:8; } B; } CREL; union { vuint32_t R; struct { vuint32_t ETV:32; } B; } ENDN; vuint8_t CAN_SUB_1_M_CAN_1_ADDRESSBLOCK_reserved0[4]; union { vuint32_t R; struct { vuint32_t unused_4:3; vuint32_t TDCO:5; vuint32_t TDC:1; vuint32_t unused_3:2; vuint32_t FBRP:5; vuint32_t unused_2:4; vuint32_t FTSEG1:4; vuint32_t unused_1:1; vuint32_t FTSEG2:3; vuint32_t unused_0:2; vuint32_t FSJW:2; } B; } FBTP; union { vuint32_t R; struct { vuint32_t unused_1:18; vuint32_t TDCV:6; vuint32_t RX:1; vuint32_t TX:2; vuint32_t LBCK:1; vuint32_t unused_0:4; } B; } TEST; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t WDV:8; vuint32_t WDC:8; } B; } RWD; union { vuint32_t R; struct { vuint32_t unused_0:17; vuint32_t TXP:1; vuint32_t FDBS:1; vuint32_t FDO:1; vuint32_t CMR:2; vuint32_t CME:2; vuint32_t TEST:1; vuint32_t DAR:1; vuint32_t MON:1; vuint32_t CSR:1; vuint32_t CSA:1; vuint32_t ASM:1; vuint32_t CCE:1; vuint32_t INIT:1; } B; } CCCR; union { vuint32_t R; struct { vuint32_t unused_1:6; vuint32_t BRP:10; vuint32_t unused_0:2; vuint32_t TSEG1:6; vuint32_t TSEG2:4; vuint32_t SJW:4; } B; } BTP; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t TCP:4; vuint32_t unused_0:14; vuint32_t TSS:2; } B; } TSCC; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t TSC:16; } B; } TSCV; union { vuint32_t R; struct { vuint32_t TOP:16; vuint32_t unused_0:13; vuint32_t TOS:2; vuint32_t ETOC:1; } B; } TOCC; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t TOC:16; } B; } TOCV; vuint8_t CAN_SUB_1_M_CAN_1_ADDRESSBLOCK_reserved1[16]; union { vuint32_t R; struct { vuint32_t unused_0:8; vuint32_t CEL:8; vuint32_t RP:1; vuint32_t REC:7; vuint32_t TEC:8; } B; } ECR; union { vuint32_t R; struct { vuint32_t unused_0:18; vuint32_t REDL:1; vuint32_t RBRS:1; vuint32_t RESI:1; vuint32_t FLEC:3; vuint32_t BO:1; vuint32_t EW:1; vuint32_t EP:1; vuint32_t ACT:2; vuint32_t LEC:3; } B; } PSR; vuint8_t CAN_SUB_1_M_CAN_1_ADDRESSBLOCK_reserved2[8]; union { vuint32_t R; struct { vuint32_t STE:1; vuint32_t FOE:1; vuint32_t ACKE:1; vuint32_t BE:1; vuint32_t CRCE:1; vuint32_t WDI:1; vuint32_t BO:1; vuint32_t EW:1; vuint32_t EP:1; vuint32_t ELO:1; vuint32_t BEU:1; vuint32_t BEC:1; vuint32_t DRX:1; vuint32_t TOO:1; vuint32_t MRAF:1; vuint32_t TSW:1; vuint32_t TEFL:1; vuint32_t TEFF:1; vuint32_t TEFW:1; vuint32_t TEFN:1; vuint32_t TFE:1; vuint32_t TCF:1; vuint32_t TC:1; vuint32_t HPM:1; vuint32_t RF1L:1; vuint32_t RF1F:1; vuint32_t RF1W:1; vuint32_t RF1N:1; vuint32_t RF0L:1; vuint32_t RF0F:1; vuint32_t RF0W:1; vuint32_t RF0N:1; } B; } IR; union { vuint32_t R; struct { vuint32_t STEE:1; vuint32_t FOEE:1; vuint32_t ACKEE:1; vuint32_t BEE:1; vuint32_t CRCEE:1; vuint32_t WDIE:1; vuint32_t BOE:1; vuint32_t EWE:1; vuint32_t EPE:1; vuint32_t ELOE:1; vuint32_t BEUE:1; vuint32_t BECE:1; vuint32_t DRXE:1; vuint32_t TOOE:1; vuint32_t MRAFE:1; vuint32_t TSWE:1; vuint32_t TEFLE:1; vuint32_t TEFFE:1; vuint32_t TEFWE:1; vuint32_t TEFNE:1; vuint32_t TFEE:1; vuint32_t TCFE:1; vuint32_t TCE:1; vuint32_t HPME:1; vuint32_t RF1LE:1; vuint32_t RF1FE:1; vuint32_t RF1WE:1; vuint32_t RF1NE:1; vuint32_t RF0LE:1; vuint32_t RF0FE:1; vuint32_t RF0WE:1; vuint32_t RF0NE:1; } B; } IE; union { vuint32_t R; struct { vuint32_t STEL:1; vuint32_t FOEL:1; vuint32_t ACKEL:1; vuint32_t BEL:1; vuint32_t CRCEL:1; vuint32_t WDIL:1; vuint32_t BOL:1; vuint32_t EWL:1; vuint32_t EPL:1; vuint32_t ELOL:1; vuint32_t BEUL:1; vuint32_t BECL:1; vuint32_t DRXL:1; vuint32_t TOOL:1; vuint32_t MRAFL:1; vuint32_t TSWL:1; vuint32_t TEFLL:1; vuint32_t TEFFL:1; vuint32_t TEFWL:1; vuint32_t TEFNL:1; vuint32_t TFEL:1; vuint32_t TCFL:1; vuint32_t TCL:1; vuint32_t HPML:1; vuint32_t RF1LL:1; vuint32_t RF1FL:1; vuint32_t RF1WL:1; vuint32_t RF1NL:1; vuint32_t RF0LL:1; vuint32_t RF0FL:1; vuint32_t RF0WL:1; vuint32_t RF0NL:1; } B; } ILS; union { vuint32_t R; struct { vuint32_t unused_0:30; vuint32_t EINT1:1; vuint32_t EINT0:1; } B; } ILE; vuint8_t CAN_SUB_1_M_CAN_1_ADDRESSBLOCK_reserved3[32]; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t ANFS:2; vuint32_t ANFE:2; vuint32_t RRFS:1; vuint32_t RRFE:1; } B; } GFC; union { vuint32_t R; struct { vuint32_t unused_1:8; vuint32_t LSS:8; vuint32_t FLSSA:14; vuint32_t unused_0:2; } B; } SIDFC; union { vuint32_t R; struct { vuint32_t unused_1:9; vuint32_t LSE:7; vuint32_t FLESA:14; vuint32_t unused_0:2; } B; } XIDFC; vuint8_t CAN_SUB_1_M_CAN_1_ADDRESSBLOCK_reserved4[4]; union { vuint32_t R; struct { vuint32_t unused_0:3; vuint32_t EIDM:29; } B; } XIDAM; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t FLST:1; vuint32_t FIDX:7; vuint32_t MSI:2; vuint32_t BIDX:6; } B; } HPMS; union { vuint32_t R; struct { vuint32_t ND31:1; vuint32_t ND30:1; vuint32_t ND29:1; vuint32_t ND28:1; vuint32_t ND27:1; vuint32_t ND26:1; vuint32_t ND25:1; vuint32_t ND24:1; vuint32_t ND23:1; vuint32_t ND22:1; vuint32_t ND21:1; vuint32_t ND20:1; vuint32_t ND19:1; vuint32_t ND18:1; vuint32_t ND17:1; vuint32_t ND16:1; vuint32_t ND15:1; vuint32_t ND14:1; vuint32_t ND13:1; vuint32_t ND12:1; vuint32_t ND11:1; vuint32_t ND10:1; vuint32_t ND9:1; vuint32_t ND8:1; vuint32_t ND7:1; vuint32_t ND6:1; vuint32_t ND5:1; vuint32_t ND4:1; vuint32_t ND3:1; vuint32_t ND2:1; vuint32_t ND1:1; vuint32_t ND0:1; } B; } NDAT1; union { vuint32_t R; struct { vuint32_t ND63:1; vuint32_t ND62:1; vuint32_t ND61:1; vuint32_t ND60:1; vuint32_t ND59:1; vuint32_t ND58:1; vuint32_t ND57:1; vuint32_t ND56:1; vuint32_t ND55:1; vuint32_t ND54:1; vuint32_t ND53:1; vuint32_t ND52:1; vuint32_t ND51:1; vuint32_t ND50:1; vuint32_t ND49:1; vuint32_t ND48:1; vuint32_t ND47:1; vuint32_t ND46:1; vuint32_t ND45:1; vuint32_t ND44:1; vuint32_t ND43:1; vuint32_t ND42:1; vuint32_t ND41:1; vuint32_t ND40:1; vuint32_t ND39:1; vuint32_t ND38:1; vuint32_t ND37:1; vuint32_t ND36:1; vuint32_t ND35:1; vuint32_t ND34:1; vuint32_t ND33:1; vuint32_t ND32:1; } B; } NDAT2; union { vuint32_t R; struct { vuint32_t F0OM:1; vuint32_t F0WM:7; vuint32_t unused_1:1; vuint32_t F0S:7; vuint32_t F0SA:14; vuint32_t unused_0:2; } B; } RXF0C; union { vuint32_t R; struct { vuint32_t unused_3:6; vuint32_t RF0L:1; vuint32_t F0F:1; vuint32_t unused_2:2; vuint32_t F0PI:6; vuint32_t unused_1:2; vuint32_t F0GI:6; vuint32_t unused_0:1; vuint32_t F0FL:7; } B; } RXF0S; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t F0AI:6; } B; } RXF0A; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t RBSA:14; vuint32_t unused_0:2; } B; } RXBC; union { vuint32_t R; struct { vuint32_t F1OM:1; vuint32_t F1WM:7; vuint32_t unused_1:1; vuint32_t F1S:7; vuint32_t F1SA:14; vuint32_t unused_0:2; } B; } RXF1C; union { vuint32_t R; struct { vuint32_t DMS:2; vuint32_t unused_3:4; vuint32_t RF1L:1; vuint32_t F1F:1; vuint32_t unused_2:2; vuint32_t F1PI:6; vuint32_t unused_1:2; vuint32_t F1GI:6; vuint32_t unused_0:1; vuint32_t F1FL:7; } B; } RXF1S; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t F1AI:6; } B; } RXF1A; union { vuint32_t R; struct { vuint32_t unused_2:21; vuint32_t RBDS:3; vuint32_t unused_1:1; vuint32_t F1DS:3; vuint32_t unused_0:1; vuint32_t F0DS:3; } B; } RXESC; union { vuint32_t R; struct { vuint32_t unused_2:1; vuint32_t TFQM:1; vuint32_t TFQS:6; vuint32_t unused_1:2; vuint32_t NDTB:6; vuint32_t TBSA:14; vuint32_t unused_0:2; } B; } TXBC; union { vuint32_t R; struct { vuint32_t unused_2:10; vuint32_t TFQF:1; vuint32_t TFQPI:5; vuint32_t unused_1:3; vuint32_t TFGI:5; vuint32_t unused_0:2; vuint32_t TFFL:6; } B; } TXFQS; union { vuint32_t R; struct { vuint32_t unused_0:29; vuint32_t TBDS:3; } B; } TXESC; union { vuint32_t R; struct { vuint32_t TRP31:1; vuint32_t TRP30:1; vuint32_t TRP29:1; vuint32_t TRP28:1; vuint32_t TRP27:1; vuint32_t TRP26:1; vuint32_t TRP25:1; vuint32_t TRP24:1; vuint32_t TRP23:1; vuint32_t TRP22:1; vuint32_t TRP21:1; vuint32_t TRP20:1; vuint32_t TRP19:1; vuint32_t TRP18:1; vuint32_t TRP17:1; vuint32_t TRP16:1; vuint32_t TRP15:1; vuint32_t TRP14:1; vuint32_t TRP13:1; vuint32_t TRP12:1; vuint32_t TRP11:1; vuint32_t TRP10:1; vuint32_t TRP9:1; vuint32_t TRP8:1; vuint32_t TRP7:1; vuint32_t TRP6:1; vuint32_t TRP5:1; vuint32_t TRP4:1; vuint32_t TRP3:1; vuint32_t TRP2:1; vuint32_t TRP1:1; vuint32_t TRP0:1; } B; } TXBRP; union { vuint32_t R; struct { vuint32_t AR31:1; vuint32_t AR30:1; vuint32_t AR29:1; vuint32_t AR28:1; vuint32_t AR27:1; vuint32_t AR26:1; vuint32_t AR25:1; vuint32_t AR24:1; vuint32_t AR23:1; vuint32_t AR22:1; vuint32_t AR21:1; vuint32_t AR20:1; vuint32_t AR19:1; vuint32_t AR18:1; vuint32_t AR17:1; vuint32_t AR16:1; vuint32_t AR15:1; vuint32_t AR14:1; vuint32_t AR13:1; vuint32_t AR12:1; vuint32_t AR11:1; vuint32_t AR10:1; vuint32_t AR9:1; vuint32_t AR8:1; vuint32_t AR7:1; vuint32_t AR6:1; vuint32_t AR5:1; vuint32_t AR4:1; vuint32_t AR3:1; vuint32_t AR2:1; vuint32_t AR1:1; vuint32_t AR0:1; } B; } TXBAR; union { vuint32_t R; struct { vuint32_t CR31:1; vuint32_t CR30:1; vuint32_t CR29:1; vuint32_t CR28:1; vuint32_t CR27:1; vuint32_t CR26:1; vuint32_t CR25:1; vuint32_t CR24:1; vuint32_t CR23:1; vuint32_t CR22:1; vuint32_t CR21:1; vuint32_t CR20:1; vuint32_t CR19:1; vuint32_t CR18:1; vuint32_t CR17:1; vuint32_t CR16:1; vuint32_t CR15:1; vuint32_t CR14:1; vuint32_t CR13:1; vuint32_t CR12:1; vuint32_t CR11:1; vuint32_t CR10:1; vuint32_t CR9:1; vuint32_t CR8:1; vuint32_t CR7:1; vuint32_t CR6:1; vuint32_t CR5:1; vuint32_t CR4:1; vuint32_t CR3:1; vuint32_t CR2:1; vuint32_t CR1:1; vuint32_t CR0:1; } B; } TXBCR; union { vuint32_t R; struct { vuint32_t TO31:1; vuint32_t TO30:1; vuint32_t TO29:1; vuint32_t TO28:1; vuint32_t TO27:1; vuint32_t TO26:1; vuint32_t TO25:1; vuint32_t TO24:1; vuint32_t TO23:1; vuint32_t TO22:1; vuint32_t TO21:1; vuint32_t TO20:1; vuint32_t TO19:1; vuint32_t TO18:1; vuint32_t TO17:1; vuint32_t TO16:1; vuint32_t TO15:1; vuint32_t TO14:1; vuint32_t TO13:1; vuint32_t TO12:1; vuint32_t TO11:1; vuint32_t TO10:1; vuint32_t TO9:1; vuint32_t TO8:1; vuint32_t TO7:1; vuint32_t TO6:1; vuint32_t TO5:1; vuint32_t TO4:1; vuint32_t TO3:1; vuint32_t TO2:1; vuint32_t TO1:1; vuint32_t TO0:1; } B; } TXBTO; union { vuint32_t R; struct { vuint32_t CF31:1; vuint32_t CF30:1; vuint32_t CF29:1; vuint32_t CF28:1; vuint32_t CF27:1; vuint32_t CF26:1; vuint32_t CF25:1; vuint32_t CF24:1; vuint32_t CF23:1; vuint32_t CF22:1; vuint32_t CF21:1; vuint32_t CF20:1; vuint32_t CF19:1; vuint32_t CF18:1; vuint32_t CF17:1; vuint32_t CF16:1; vuint32_t CF15:1; vuint32_t CF14:1; vuint32_t CF13:1; vuint32_t CF12:1; vuint32_t CF11:1; vuint32_t CF10:1; vuint32_t CF9:1; vuint32_t CF8:1; vuint32_t CF7:1; vuint32_t CF6:1; vuint32_t CF5:1; vuint32_t CF4:1; vuint32_t CF3:1; vuint32_t CF2:1; vuint32_t CF1:1; vuint32_t CF0:1; } B; } TXBCF; union { vuint32_t R; struct { vuint32_t TIE31:1; vuint32_t TIE30:1; vuint32_t TIE29:1; vuint32_t TIE28:1; vuint32_t TIE27:1; vuint32_t TIE26:1; vuint32_t TIE25:1; vuint32_t TIE24:1; vuint32_t TIE23:1; vuint32_t TIE22:1; vuint32_t TIE21:1; vuint32_t TIE20:1; vuint32_t TIE19:1; vuint32_t TIE18:1; vuint32_t TIE17:1; vuint32_t TIE16:1; vuint32_t TIE15:1; vuint32_t TIE14:1; vuint32_t TIE13:1; vuint32_t TIE12:1; vuint32_t TIE11:1; vuint32_t TIE10:1; vuint32_t TIE9:1; vuint32_t TIE8:1; vuint32_t TIE7:1; vuint32_t TIE6:1; vuint32_t TIE5:1; vuint32_t TIE4:1; vuint32_t TIE3:1; vuint32_t TIE2:1; vuint32_t TIE1:1; vuint32_t TIE0:1; } B; } TXBTIE; union { vuint32_t R; struct { vuint32_t CFIE31:1; vuint32_t CFIE30:1; vuint32_t CFIE29:1; vuint32_t CFIE28:1; vuint32_t CFIE27:1; vuint32_t CFIE26:1; vuint32_t CFIE25:1; vuint32_t CFIE24:1; vuint32_t CFIE23:1; vuint32_t CFIE22:1; vuint32_t CFIE21:1; vuint32_t CFIE20:1; vuint32_t CFIE19:1; vuint32_t CFIE18:1; vuint32_t CFIE17:1; vuint32_t CFIE16:1; vuint32_t CFIE15:1; vuint32_t CFIE14:1; vuint32_t CFIE13:1; vuint32_t CFIE12:1; vuint32_t CFIE11:1; vuint32_t CFIE10:1; vuint32_t CFIE9:1; vuint32_t CFIE8:1; vuint32_t CFIE7:1; vuint32_t CFIE6:1; vuint32_t CFIE5:1; vuint32_t CFIE4:1; vuint32_t CFIE3:1; vuint32_t CFIE2:1; vuint32_t CFIE1:1; vuint32_t CFIE0:1; } B; } TXBCIE; vuint8_t CAN_SUB_1_M_CAN_1_ADDRESSBLOCK_reserved5[8]; union { vuint32_t R; struct { vuint32_t unused_2:2; vuint32_t EFWM:6; vuint32_t unused_1:2; vuint32_t EFS:6; vuint32_t EFSA:14; vuint32_t unused_0:2; } B; } TXEFC; union { vuint32_t R; struct { vuint32_t unused_3:6; vuint32_t TEFL:1; vuint32_t EFF:1; vuint32_t unused_2:3; vuint32_t EFPI:5; vuint32_t unused_1:3; vuint32_t EFGI:5; vuint32_t unused_0:2; vuint32_t EFFL:6; } B; } TXEFS; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t EFAI:5; } B; } TXEFA; }; /**************************************************************************/ /* Module: CCCU */ /**************************************************************************/ struct CCCU_tag { union { vuint32_t R; struct { vuint32_t REL:4; vuint32_t STEP:4; vuint32_t SUBSTEP:4; vuint32_t YEAR:4; vuint32_t MON:8; vuint32_t DAY:8; } B; } CREL; union { vuint32_t R; struct { vuint32_t SWR:1; vuint32_t unused_1:11; vuint32_t CDIV:4; vuint32_t OCPM:8; vuint32_t CFL:1; vuint32_t BCC:1; vuint32_t unused_0:1; vuint32_t TQBT:5; } B; } CCFG; union { vuint32_t R; struct { vuint32_t CALS:2; vuint32_t unused_0:1; vuint32_t TQC:11; vuint32_t OCPC:18; } B; } CSTAT; union { vuint32_t R; struct { vuint32_t WDV:16; vuint32_t WDC:16; } B; } CWD; union { vuint32_t R; struct { vuint32_t unused_0:30; vuint32_t CSC:1; vuint32_t CWE:1; } B; } CUIR; union { vuint32_t R; struct { vuint32_t unused_0:30; vuint32_t CSCE:1; vuint32_t CWEE:1; } B; } CUIE; }; /**************************************************************************/ /* Module: CMU */ /**************************************************************************/ struct CMU_tag { union { vuint32_t R; struct { vuint32_t unused_0:29; vuint32_t RCDIV:2; vuint32_t CME:1; } B; } CSR; vuint8_t CMU_CORE_XBAR_BD_ADDRESSBLOCK_reserved0[4]; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t HFREF:12; } B; } HFREFR; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t LFREF:12; } B; } LFREFR; union { vuint32_t R; struct { vuint32_t unused_1:29; vuint32_t FHHI:1; vuint32_t FLLI:1; vuint32_t unused_0:1; } B; } ISR; }; /**************************************************************************/ /* Module: CRC */ /**************************************************************************/ struct CRC_tag { union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t SWAP_BYTEWISE:1; vuint32_t SWAP_BITWISE:1; vuint32_t POLYG:2; vuint32_t SWAP:1; vuint32_t INV:1; } B; } CFG; union { vuint32_t R; struct { vuint32_t INP:32; } B; } INP; union { vuint32_t R; struct { vuint32_t CSTAT:32; } B; } CSTAT; union { vuint32_t R; struct { vuint32_t OUTP:32; } B; } OUTP; }; /**************************************************************************/ /* Module: DMAMUX */ /**************************************************************************/ struct DMAMUX_tag { union { vuint8_t R; struct { vuint8_t ENBL:1; vuint8_t TRIG:1; vuint8_t SOURCE:6; } B; } CHCFG[16]; }; /**************************************************************************/ /* Module: DSPI */ /**************************************************************************/ struct DSPI_tag { union { vuint32_t R; struct { vuint32_t MSTR:1; vuint32_t CONT_SCKE:1; vuint32_t DCONF:2; vuint32_t FRZ:1; vuint32_t MTFE:1; vuint32_t PCSSE:1; vuint32_t ROOE:1; vuint32_t PCSIS:8; vuint32_t unused_1:1; vuint32_t MDIS:1; vuint32_t DIS_TXF:1; vuint32_t DIS_RXF:1; vuint32_t CLR_TXF:1; vuint32_t CLR_RXF:1; vuint32_t SMPL_PT:2; vuint32_t unused_0:4; vuint32_t XSPI:1; vuint32_t FCPCS:1; vuint32_t PES:1; vuint32_t HALT:1; } B; } MCR; union { vuint32_t R; struct { vuint32_t DSI:1; vuint32_t PISR:1; vuint32_t DSI64:1; vuint32_t PISR_EX:1; vuint32_t XSPI:1; vuint32_t CTAR:3; vuint32_t TXFR:4; vuint32_t RXFR:4; vuint32_t CMDFR:4; vuint32_t MSTR_MODE:1; vuint32_t SLV_MODE:1; vuint32_t TSB_EN:1; vuint32_t ITSB_EN:1; vuint32_t unused_0:8; } B; } HCR; union { vuint32_t R; struct { vuint32_t SPI_TCNT:16; vuint32_t unused_0:16; } B; } TCR; union { vuint32_t R; struct { vuint32_t DBR:1; vuint32_t FMSZ:4; vuint32_t CPOL:1; vuint32_t CPHA:1; vuint32_t LSBFE:1; vuint32_t PCSSCK:2; vuint32_t PASC:2; vuint32_t PDT:2; vuint32_t PBR:2; vuint32_t CSSCK:4; vuint32_t ASC:4; vuint32_t DT:4; vuint32_t BR:4; } B; } CTARN[8]; union { vuint32_t R; struct { vuint32_t FMSZ:5; vuint32_t CPOL:1; vuint32_t CPHA:1; vuint32_t PE:1; vuint32_t PP:1; vuint32_t FMSZ5:1; vuint32_t unused_0:22; } B; } CTAR_SLAVEN[2]; vuint8_t DSPI_ADDRESSBLOCK_reserved1[24]; union { vuint32_t R; struct { vuint32_t TCF:1; vuint32_t TXRXS:1; vuint32_t SPITCF:1; vuint32_t EOQF:1; vuint32_t TFUF:1; vuint32_t DSITCF:1; vuint32_t TFFF:1; vuint32_t BSYF:1; vuint32_t CMDTCF:1; vuint32_t DPEF:1; vuint32_t SPEF:1; vuint32_t DDIF:1; vuint32_t RFOF:1; vuint32_t TFIWF:1; vuint32_t RFDF:1; vuint32_t CMDFFF:1; vuint32_t TXCTR:4; vuint32_t TXNXTPTR:4; vuint32_t RXCTR:4; vuint32_t POPNXTPTR:4; } B; } SR; union { vuint32_t R; struct { vuint32_t TCF_RE:1; vuint32_t CMDFFF_RE:1; vuint32_t SPITCF_RE:1; vuint32_t EOQF_RE:1; vuint32_t TFUF_RE:1; vuint32_t DSITCF_RE:1; vuint32_t TFFF_RE:1; vuint32_t TFFF_DIRS:1; vuint32_t CMDTCF_RE:1; vuint32_t DPEF_RE:1; vuint32_t SPEF_RE:1; vuint32_t DDIF_RE:1; vuint32_t RFOF_RE:1; vuint32_t TFIWF_RE:1; vuint32_t RFDF_RE:1; vuint32_t RFDF_DIRS:1; vuint32_t CMDFFF_DIRS:1; vuint32_t DDIF_DIRS:1; vuint32_t unused_0:14; } B; } RSER; union { vuint32_t R; struct { vuint32_t CONT:1; vuint32_t CTAS:3; vuint32_t EOQ:1; vuint32_t CTCNT:1; vuint32_t PE_MASC:1; vuint32_t PP_MCSC:1; vuint32_t PCS:8; vuint32_t TXDATA:16; } B; } PUSHR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t TXDATA:16; } B; } PUSHR_SLAVE; union { vuint32_t R; struct { vuint32_t RXDATA:32; } B; } POPR; union { vuint32_t R; struct { vuint32_t TXCMD_TXDATA:16; vuint32_t TXDATA:16; } B; } TXFRN[4]; vuint8_t DSPI_ADDRESSBLOCK_reserved3[48]; union { vuint32_t R; struct { vuint32_t RXDATA:32; } B; } RXFRN[4]; vuint8_t DSPI_ADDRESSBLOCK_reserved4[48]; union { vuint32_t R; struct { vuint32_t unused_3:1; vuint32_t FMSZ4:1; vuint32_t unused_2:6; vuint32_t FMSZ5:1; vuint32_t unused_1:1; vuint32_t ITSB:1; vuint32_t TSBC:1; vuint32_t TXSS:1; vuint32_t TPOL:1; vuint32_t unused_0:1; vuint32_t CID:1; vuint32_t DCONT:1; vuint32_t DSICTAS:3; vuint32_t DMS:1; vuint32_t PES:1; vuint32_t PE:1; vuint32_t PP:1; vuint32_t DPCSX:8; } B; } DSICR0; union { vuint32_t R; struct { vuint32_t SER_DATA:32; } B; } SDR0; union { vuint32_t R; struct { vuint32_t ASER_DATA:32; } B; } ASDR0; union { vuint32_t R; struct { vuint32_t COMP_DATA:32; } B; } COMPR0; union { vuint32_t R; struct { vuint32_t DESER_DATA:32; } B; } DDR0; union { vuint32_t R; struct { vuint32_t unused_1:2; vuint32_t TSBCNT:6; vuint32_t unused_0:5; vuint32_t DSI64E:1; vuint32_t DSE1:1; vuint32_t DSE0:1; vuint32_t TRGPRD:8; vuint32_t DPCS1_X:8; } B; } DSICR1; union { vuint32_t R; struct { vuint32_t SS:32; } B; } SSR0; union { vuint32_t R; struct { vuint32_t IPS7:4; vuint32_t IPS6:4; vuint32_t IPS5:4; vuint32_t IPS4:4; vuint32_t IPS3:4; vuint32_t IPS2:4; vuint32_t IPS1:4; vuint32_t IPS0:4; } B; } PISR0; union { vuint32_t R; struct { vuint32_t IPS15:4; vuint32_t IPS14:4; vuint32_t IPS13:4; vuint32_t IPS12:4; vuint32_t IPS11:4; vuint32_t IPS10:4; vuint32_t IPS9:4; vuint32_t IPS8:4; } B; } PISR1; union { vuint32_t R; struct { vuint32_t IPS23:4; vuint32_t IPS22:4; vuint32_t IPS21:4; vuint32_t IPS20:4; vuint32_t IPS19:4; vuint32_t IPS18:4; vuint32_t IPS17:4; vuint32_t IPS16:4; } B; } PISR2; union { vuint32_t R; struct { vuint32_t IPS31:4; vuint32_t IPS30:4; vuint32_t IPS29:4; vuint32_t IPS28:4; vuint32_t IPS27:4; vuint32_t IPS26:4; vuint32_t IPS25:4; vuint32_t IPS24:4; } B; } PISR3; union { vuint32_t R; struct { vuint32_t MASK:32; } B; } DIMR0; union { vuint32_t R; struct { vuint32_t DP:32; } B; } DPIR0; union { vuint32_t R; struct { vuint32_t SER_DATA:32; } B; } SDR1; union { vuint32_t R; struct { vuint32_t ASER_DATA:32; } B; } ASDR1; union { vuint32_t R; struct { vuint32_t COMP_DATA:32; } B; } COMPR1; union { vuint32_t R; struct { vuint32_t DESER_DATA:32; } B; } DDR1; union { vuint32_t R; struct { vuint32_t SS:32; } B; } SSR1; union { vuint32_t R; struct { vuint32_t IPS39:4; vuint32_t IPS38:4; vuint32_t IPS37:4; vuint32_t IPS36:4; vuint32_t IPS35:4; vuint32_t IPS34:4; vuint32_t IPS33:4; vuint32_t IPS32:4; } B; } PISR4; union { vuint32_t R; struct { vuint32_t IPS47:4; vuint32_t IPS46:4; vuint32_t IPS45:4; vuint32_t IPS44:4; vuint32_t IPS43:4; vuint32_t IPS42:4; vuint32_t IPS41:4; vuint32_t IPS40:4; } B; } PISR5; union { vuint32_t R; struct { vuint32_t IPS55:4; vuint32_t IPS54:4; vuint32_t IPS53:4; vuint32_t IPS52:4; vuint32_t IPS51:4; vuint32_t IPS50:4; vuint32_t IPS49:4; vuint32_t IPS48:4; } B; } PISR6; union { vuint32_t R; struct { vuint32_t IPS63:4; vuint32_t IPS62:4; vuint32_t IPS61:4; vuint32_t IPS60:4; vuint32_t IPS59:4; vuint32_t IPS58:4; vuint32_t IPS57:4; vuint32_t IPS56:4; } B; } PISR7; union { vuint32_t R; struct { vuint32_t MASK:32; } B; } DIMR1; union { vuint32_t R; struct { vuint32_t DP:32; } B; } DPIR1; union { vuint32_t R; struct { vuint32_t unused_1:15; vuint32_t FMSZE:1; vuint32_t unused_0:5; vuint32_t DTCP:11; } B; } CTAREN[8]; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t CMDCTR:4; vuint32_t CMDNXTPTR:4; } B; } SREX; }; /**************************************************************************/ /* Module: DTS */ /**************************************************************************/ struct DTS_tag { union { vuint32_t R; struct { vuint32_t unused_0:30; vuint32_t DTS_EN_B:1; vuint32_t DTS_EN:1; } B; } ENABLE; union { vuint32_t R; struct { vuint32_t AD:32; } B; } STARTUP; union { vuint32_t R; struct { vuint32_t ST:32; } B; } SEMAPHORE; union { vuint32_t R; struct { vuint32_t ST_B:32; } B; } SEMAPHORE_B; }; /**************************************************************************/ /* Module: EDMA */ /**************************************************************************/ struct eDMA_tag { union { vuint32_t R; struct { vuint32_t unused_1:14; vuint32_t CX:1; vuint32_t ECX:1; vuint32_t GRP3PRI:2; vuint32_t GRP2PRI:2; vuint32_t GRP1PRI:2; vuint32_t GRP0PRI:2; vuint32_t EMLM:1; vuint32_t CLM:1; vuint32_t HALT:1; vuint32_t HOE:1; vuint32_t ERGA:1; vuint32_t ERCA:1; vuint32_t EDBG:1; vuint32_t unused_0:1; } B; } CR; union { vuint32_t R; struct { vuint32_t VLD:1; vuint32_t unused_0:13; vuint32_t UCE:1; vuint32_t ECX:1; vuint32_t GPE:1; vuint32_t CPE:1; vuint32_t ERRCHN:6; vuint32_t SAE:1; vuint32_t SOE:1; vuint32_t DAE:1; vuint32_t DOE:1; vuint32_t NCE:1; vuint32_t SGE:1; vuint32_t SBE:1; vuint32_t DBE:1; } B; } ES; union { vuint32_t R; struct { vuint32_t ERQ63:1; vuint32_t ERQ62:1; vuint32_t ERQ61:1; vuint32_t ERQ60:1; vuint32_t ERQ59:1; vuint32_t ERQ58:1; vuint32_t ERQ57:1; vuint32_t ERQ56:1; vuint32_t ERQ55:1; vuint32_t ERQ54:1; vuint32_t ERQ53:1; vuint32_t ERQ52:1; vuint32_t ERQ51:1; vuint32_t ERQ50:1; vuint32_t ERQ49:1; vuint32_t ERQ48:1; vuint32_t ERQ47:1; vuint32_t ERQ46:1; vuint32_t ERQ45:1; vuint32_t ERQ44:1; vuint32_t ERQ43:1; vuint32_t ERQ42:1; vuint32_t ERQ41:1; vuint32_t ERQ40:1; vuint32_t ERQ39:1; vuint32_t ERQ38:1; vuint32_t ERQ37:1; vuint32_t ERQ36:1; vuint32_t ERQ35:1; vuint32_t ERQ34:1; vuint32_t ERQ33:1; vuint32_t ERQ32:1; } B; } ERQH; union { vuint32_t R; struct { vuint32_t ERQ31:1; vuint32_t ERQ30:1; vuint32_t ERQ29:1; vuint32_t ERQ28:1; vuint32_t ERQ27:1; vuint32_t ERQ26:1; vuint32_t ERQ25:1; vuint32_t ERQ24:1; vuint32_t ERQ23:1; vuint32_t ERQ22:1; vuint32_t ERQ21:1; vuint32_t ERQ20:1; vuint32_t ERQ19:1; vuint32_t ERQ18:1; vuint32_t ERQ17:1; vuint32_t ERQ16:1; vuint32_t ERQ15:1; vuint32_t ERQ14:1; vuint32_t ERQ13:1; vuint32_t ERQ12:1; vuint32_t ERQ11:1; vuint32_t ERQ10:1; vuint32_t ERQ9:1; vuint32_t ERQ8:1; vuint32_t ERQ7:1; vuint32_t ERQ6:1; vuint32_t ERQ5:1; vuint32_t ERQ4:1; vuint32_t ERQ3:1; vuint32_t ERQ2:1; vuint32_t ERQ1:1; vuint32_t ERQ0:1; } B; } ERQL; union { vuint32_t R; struct { vuint32_t EEI63:1; vuint32_t EEI62:1; vuint32_t EEI61:1; vuint32_t EEI60:1; vuint32_t EEI59:1; vuint32_t EEI58:1; vuint32_t EEI57:1; vuint32_t EEI56:1; vuint32_t EEI55:1; vuint32_t EEI54:1; vuint32_t EEI53:1; vuint32_t EEI52:1; vuint32_t EEI51:1; vuint32_t EEI50:1; vuint32_t EEI49:1; vuint32_t EEI48:1; vuint32_t EEI47:1; vuint32_t EEI46:1; vuint32_t EEI45:1; vuint32_t EEI44:1; vuint32_t EEI43:1; vuint32_t EEI42:1; vuint32_t EEI41:1; vuint32_t EEI40:1; vuint32_t EEI39:1; vuint32_t EEI38:1; vuint32_t EEI37:1; vuint32_t EEI36:1; vuint32_t EEI35:1; vuint32_t EEI34:1; vuint32_t EEI33:1; vuint32_t EEI32:1; } B; } EEIH; union { vuint32_t R; struct { vuint32_t EEI31:1; vuint32_t EEI30:1; vuint32_t EEI29:1; vuint32_t EEI28:1; vuint32_t EEI27:1; vuint32_t EEI26:1; vuint32_t EEI25:1; vuint32_t EEI24:1; vuint32_t EEI23:1; vuint32_t EEI22:1; vuint32_t EEI21:1; vuint32_t EEI20:1; vuint32_t EEI19:1; vuint32_t EEI18:1; vuint32_t EEI17:1; vuint32_t EEI16:1; vuint32_t EEI15:1; vuint32_t EEI14:1; vuint32_t EEI13:1; vuint32_t EEI12:1; vuint32_t EEI11:1; vuint32_t EEI10:1; vuint32_t EEI9:1; vuint32_t EEI8:1; vuint32_t EEI7:1; vuint32_t EEI6:1; vuint32_t EEI5:1; vuint32_t EEI4:1; vuint32_t EEI3:1; vuint32_t EEI2:1; vuint32_t EEI1:1; vuint32_t EEI0:1; } B; } EEIL; union { vuint8_t R; struct { vuint8_t NOP:1; vuint8_t SAER:1; vuint8_t SERQ:6; } B; } SERQ; union { vuint8_t R; struct { vuint8_t NOP:1; vuint8_t CAER:1; vuint8_t CERQ:6; } B; } CERQ; union { vuint8_t R; struct { vuint8_t NOP:1; vuint8_t SAEE:1; vuint8_t SEEI:6; } B; } SEEI; union { vuint8_t R; struct { vuint8_t NOP:1; vuint8_t CAEE:1; vuint8_t CEEI:6; } B; } CEEI; union { vuint8_t R; struct { vuint8_t NOP:1; vuint8_t CAIR:1; vuint8_t CINT:6; } B; } CINT; union { vuint8_t R; struct { vuint8_t NOP:1; vuint8_t CAEI:1; vuint8_t CERR:6; } B; } CERR; union { vuint8_t R; struct { vuint8_t NOP:1; vuint8_t SAST:1; vuint8_t SSRT:6; } B; } SSRT; union { vuint8_t R; struct { vuint8_t NOP:1; vuint8_t CADN:1; vuint8_t CDNE:6; } B; } CDNE; union { vuint32_t R; struct { vuint32_t INT63:1; vuint32_t INT62:1; vuint32_t INT61:1; vuint32_t INT60:1; vuint32_t INT59:1; vuint32_t INT58:1; vuint32_t INT57:1; vuint32_t INT56:1; vuint32_t INT55:1; vuint32_t INT54:1; vuint32_t INT53:1; vuint32_t INT52:1; vuint32_t INT51:1; vuint32_t INT50:1; vuint32_t INT49:1; vuint32_t INT48:1; vuint32_t INT47:1; vuint32_t INT46:1; vuint32_t INT45:1; vuint32_t INT44:1; vuint32_t INT43:1; vuint32_t INT42:1; vuint32_t INT41:1; vuint32_t INT40:1; vuint32_t INT39:1; vuint32_t INT38:1; vuint32_t INT37:1; vuint32_t INT36:1; vuint32_t INT35:1; vuint32_t INT34:1; vuint32_t INT33:1; vuint32_t INT32:1; } B; } INTH; union { vuint32_t R; struct { vuint32_t INT31:1; vuint32_t INT30:1; vuint32_t INT29:1; vuint32_t INT28:1; vuint32_t INT27:1; vuint32_t INT26:1; vuint32_t INT25:1; vuint32_t INT24:1; vuint32_t INT23:1; vuint32_t INT22:1; vuint32_t INT21:1; vuint32_t INT20:1; vuint32_t INT19:1; vuint32_t INT18:1; vuint32_t INT17:1; vuint32_t INT16:1; vuint32_t INT15:1; vuint32_t INT14:1; vuint32_t INT13:1; vuint32_t INT12:1; vuint32_t INT11:1; vuint32_t INT10:1; vuint32_t INT9:1; vuint32_t INT8:1; vuint32_t INT7:1; vuint32_t INT6:1; vuint32_t INT5:1; vuint32_t INT4:1; vuint32_t INT3:1; vuint32_t INT2:1; vuint32_t INT1:1; vuint32_t INT0:1; } B; } INTL; union { vuint32_t R; struct { vuint32_t ERR63:1; vuint32_t ERR62:1; vuint32_t ERR61:1; vuint32_t ERR60:1; vuint32_t ERR59:1; vuint32_t ERR58:1; vuint32_t ERR57:1; vuint32_t ERR56:1; vuint32_t ERR55:1; vuint32_t ERR54:1; vuint32_t ERR53:1; vuint32_t ERR52:1; vuint32_t ERR51:1; vuint32_t ERR50:1; vuint32_t ERR49:1; vuint32_t ERR48:1; vuint32_t ERR47:1; vuint32_t ERR46:1; vuint32_t ERR45:1; vuint32_t ERR44:1; vuint32_t ERR43:1; vuint32_t ERR42:1; vuint32_t ERR41:1; vuint32_t ERR40:1; vuint32_t ERR39:1; vuint32_t ERR38:1; vuint32_t ERR37:1; vuint32_t ERR36:1; vuint32_t ERR35:1; vuint32_t ERR34:1; vuint32_t ERR33:1; vuint32_t ERR32:1; } B; } ERRH; union { vuint32_t R; struct { vuint32_t ERR31:1; vuint32_t ERR30:1; vuint32_t ERR29:1; vuint32_t ERR28:1; vuint32_t ERR27:1; vuint32_t ERR26:1; vuint32_t ERR25:1; vuint32_t ERR24:1; vuint32_t ERR23:1; vuint32_t ERR22:1; vuint32_t ERR21:1; vuint32_t ERR20:1; vuint32_t ERR19:1; vuint32_t ERR18:1; vuint32_t ERR17:1; vuint32_t ERR16:1; vuint32_t ERR15:1; vuint32_t ERR14:1; vuint32_t ERR13:1; vuint32_t ERR12:1; vuint32_t ERR11:1; vuint32_t ERR10:1; vuint32_t ERR9:1; vuint32_t ERR8:1; vuint32_t ERR7:1; vuint32_t ERR6:1; vuint32_t ERR5:1; vuint32_t ERR4:1; vuint32_t ERR3:1; vuint32_t ERR2:1; vuint32_t ERR1:1; vuint32_t ERR0:1; } B; } ERRL; union { vuint32_t R; struct { vuint32_t HRS63:1; vuint32_t HRS62:1; vuint32_t HRS61:1; vuint32_t HRS60:1; vuint32_t HRS59:1; vuint32_t HRS58:1; vuint32_t HRS57:1; vuint32_t HRS56:1; vuint32_t HRS55:1; vuint32_t HRS54:1; vuint32_t HRS53:1; vuint32_t HRS52:1; vuint32_t HRS51:1; vuint32_t HRS50:1; vuint32_t HRS49:1; vuint32_t HRS48:1; vuint32_t HRS47:1; vuint32_t HRS46:1; vuint32_t HRS45:1; vuint32_t HRS44:1; vuint32_t HRS43:1; vuint32_t HRS42:1; vuint32_t HRS41:1; vuint32_t HRS40:1; vuint32_t HRS39:1; vuint32_t HRS38:1; vuint32_t HRS37:1; vuint32_t HRS36:1; vuint32_t HRS35:1; vuint32_t HRS34:1; vuint32_t HRS33:1; vuint32_t HRS32:1; } B; } HRSH; union { vuint32_t R; struct { vuint32_t HRS31:1; vuint32_t HRS30:1; vuint32_t HRS29:1; vuint32_t HRS28:1; vuint32_t HRS27:1; vuint32_t HRS26:1; vuint32_t HRS25:1; vuint32_t HRS24:1; vuint32_t HRS23:1; vuint32_t HRS22:1; vuint32_t HRS21:1; vuint32_t HRS20:1; vuint32_t HRS19:1; vuint32_t HRS18:1; vuint32_t HRS17:1; vuint32_t HRS16:1; vuint32_t HRS15:1; vuint32_t HRS14:1; vuint32_t HRS13:1; vuint32_t HRS12:1; vuint32_t HRS11:1; vuint32_t HRS10:1; vuint32_t HRS9:1; vuint32_t HRS8:1; vuint32_t HRS7:1; vuint32_t HRS6:1; vuint32_t HRS5:1; vuint32_t HRS4:1; vuint32_t HRS3:1; vuint32_t HRS2:1; vuint32_t HRS1:1; vuint32_t HRS0:1; } B; } HRSL; vuint8_t EDMA_ADDRESSBLOCK_reserved0[200]; union { vuint8_t R; struct { vuint8_t ECP:1; vuint8_t DPA:1; vuint8_t GRPPRI:2; vuint8_t CHPRI:4; } B; } DCHPRI[64]; union { vuint8_t R; struct { vuint8_t EMI:1; vuint8_t PAL:1; vuint8_t unused_0:2; vuint8_t MID:4; } B; } DCHMIDN[64]; vuint8_t EDMA_ADDRESSBLOCK_reserved1[3712]; struct { union { vuint32_t R; struct { vuint32_t SADDR:32; } B; } TCDN_SADDR; union { vuint16_t R; struct { vuint16_t SMOD:5; vuint16_t SSIZE:3; vuint16_t DMOD:5; vuint16_t DSIZE:3; } B; } TCDN_ATTR; union { vuint16_t R; struct { vuint16_t SOFF:16; } B; } TCDN_SOFF; union { vuint32_t R; struct { vuint32_t NBYTES:32; } B; } TCDN_NBYTES_MLNO; union { vuint32_t R; struct { vuint32_t SMLOE:1; vuint32_t DMLOE:1; vuint32_t NBYTES:30; } B; } TCDN_NBYTES_MLOFFNO; union { vuint32_t R; struct { vuint32_t SMLOE:1; vuint32_t DMLOE:1; vuint32_t MLOFF:20; vuint32_t NBYTES:10; } B; } TCDN_NBYTES_MLOFFYES; union { vuint32_t R; struct { vuint32_t SLAST:32; } B; } TCDN_SLAST; union { vuint32_t R; struct { vuint32_t DADDR:32; } B; } TCDN_DADDR; union { vuint16_t R; struct { vuint16_t ELINK:1; vuint16_t LINKCH:6; vuint16_t CITER:9; } B; } TCDN_CITER_ELINKYES; union { vuint16_t R; struct { vuint16_t ELINK:1; vuint16_t CITER:15; } B; } TCDN_CITER_ELINKNO; union { vuint16_t R; struct { vuint16_t DOFF:16; } B; } TCDN_DOFF; union { vuint32_t R; struct { vuint32_t DLASTSGA:32; } B; } TCDN_DLASTSGA; union { vuint16_t R; struct { vuint16_t ELINK:1; vuint16_t LINKCH:6; vuint16_t BITER:9; } B; } TCDN_BITER_ELINKYES; union { vuint16_t R; struct { vuint16_t ELINK:1; vuint16_t BITER:15; } B; } TCDN_BITER_ELINKNO; union { vuint16_t R; struct { vuint16_t BWC:2; vuint16_t MAJORLINKCH:6; vuint16_t DONE:1; vuint16_t ACTIVE:1; vuint16_t MAJORELINK:1; vuint16_t ESG:1; vuint16_t DREQ:1; vuint16_t INTHALF:1; vuint16_t INTMAJOR:1; vuint16_t START:1; } B; } TCDN_CSR; } SUB0[64]; }; /**************************************************************************/ /* Module: EMIOS */ /**************************************************************************/ struct EMIOS_tag { union { vuint32_t R; struct { vuint32_t unused_3:1; vuint32_t MDIS:1; vuint32_t FRZ:1; vuint32_t GTBE:1; vuint32_t unused_2:1; vuint32_t GPREN:1; vuint32_t unused_1:10; vuint32_t GPRE:8; vuint32_t unused_0:8; } B; } MCR; union { vuint32_t R; struct { vuint32_t F31:1; vuint32_t F30:1; vuint32_t F29:1; vuint32_t F28:1; vuint32_t F27:1; vuint32_t F26:1; vuint32_t F25:1; vuint32_t F24:1; vuint32_t F23:1; vuint32_t F22:1; vuint32_t F21:1; vuint32_t F20:1; vuint32_t F19:1; vuint32_t F18:1; vuint32_t F17:1; vuint32_t F16:1; vuint32_t F15:1; vuint32_t F14:1; vuint32_t F13:1; vuint32_t F12:1; vuint32_t F11:1; vuint32_t F10:1; vuint32_t F9:1; vuint32_t F8:1; vuint32_t F7:1; vuint32_t F6:1; vuint32_t F5:1; vuint32_t F4:1; vuint32_t F3:1; vuint32_t F2:1; vuint32_t F1:1; vuint32_t F0:1; } B; } GFLAG; union { vuint32_t R; struct { vuint32_t OU31:1; vuint32_t OU30:1; vuint32_t OU29:1; vuint32_t OU28:1; vuint32_t OU27:1; vuint32_t OU26:1; vuint32_t OU25:1; vuint32_t OU24:1; vuint32_t OU23:1; vuint32_t OU22:1; vuint32_t OU21:1; vuint32_t OU20:1; vuint32_t OU19:1; vuint32_t OU18:1; vuint32_t OU17:1; vuint32_t OU16:1; vuint32_t OU15:1; vuint32_t OU14:1; vuint32_t OU13:1; vuint32_t OU12:1; vuint32_t OU11:1; vuint32_t OU10:1; vuint32_t OU9:1; vuint32_t OU8:1; vuint32_t OU7:1; vuint32_t OU6:1; vuint32_t OU5:1; vuint32_t OU4:1; vuint32_t OU3:1; vuint32_t OU2:1; vuint32_t OU1:1; vuint32_t OU0:1; } B; } OUDIS; union { vuint32_t R; struct { vuint32_t CHDIS31:1; vuint32_t CHDIS30:1; vuint32_t CHDIS29:1; vuint32_t CHDIS28:1; vuint32_t CHDIS27:1; vuint32_t CHDIS26:1; vuint32_t CHDIS25:1; vuint32_t CHDIS24:1; vuint32_t CHDIS23:1; vuint32_t CHDIS22:1; vuint32_t CHDIS21:1; vuint32_t CHDIS20:1; vuint32_t CHDIS19:1; vuint32_t CHDIS18:1; vuint32_t CHDIS17:1; vuint32_t CHDIS16:1; vuint32_t CHDIS15:1; vuint32_t CHDIS14:1; vuint32_t CHDIS13:1; vuint32_t CHDIS12:1; vuint32_t CHDIS11:1; vuint32_t CHDIS10:1; vuint32_t CHDIS9:1; vuint32_t CHDIS8:1; vuint32_t CHDIS7:1; vuint32_t CHDIS6:1; vuint32_t CHDIS5:1; vuint32_t CHDIS4:1; vuint32_t CHDIS3:1; vuint32_t CHDIS2:1; vuint32_t CHDIS1:1; vuint32_t CHDIS0:1; } B; } UCDIS; vuint8_t EMIOS_0_ADDRESSBLOCK_reserved0[16]; struct { union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t A:16; } B; } AN; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t B:16; } B; } BN; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t C:16; } B; } CNTN; union { vuint32_t R; struct { vuint32_t FREN:1; vuint32_t unused_3:3; vuint32_t UCPRE:2; vuint32_t UCPREN:1; vuint32_t DMA:1; vuint32_t unused_2:1; vuint32_t IF:4; vuint32_t FCK:1; vuint32_t FEN:1; vuint32_t unused_1:3; vuint32_t FORCMA:1; vuint32_t FORCMB:1; vuint32_t unused_0:1; vuint32_t BSL:2; vuint32_t EDSEL:1; vuint32_t EDPOL:1; vuint32_t MODE:7; } B; } CN; union { vuint32_t R; struct { vuint32_t OVR:1; vuint32_t unused_1:15; vuint32_t OVFL:1; vuint32_t unused_0:12; vuint32_t UCIN:1; vuint32_t UCOUT:1; vuint32_t FLAG:1; } B; } SN; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t ALTA:16; } B; } ALTAN; vuint8_t EMIOS_reserved1[8]; } SUB0[32]; }; /**************************************************************************/ /* Module: FCCU */ /**************************************************************************/ struct FCCU_tag { union { vuint32_t R; struct { vuint32_t FILTER_BYPASS:1; vuint32_t FILTER_WIDTH:2; vuint32_t unused_2:19; vuint32_t DEBUG:1; vuint32_t unused_1:1; vuint32_t OPS:2; vuint32_t unused_0:1; vuint32_t OPR:5; } B; } CTRL; union { vuint32_t R; struct { vuint32_t CTRLK:32; } B; } CTRLK; union { vuint32_t R; struct { vuint32_t unused_3:7; vuint32_t FCCU_SET_AFTER_RESET:1; vuint32_t FCCU_SET_CLEAR:2; vuint32_t unused_2:9; vuint32_t OD:1; vuint32_t unused_1:1; vuint32_t SM:1; vuint32_t PS:1; vuint32_t FOM:3; vuint32_t unused_0:6; } B; } CFG; vuint8_t FCCU_ADDRESSBLOCK_reserved0[16]; union { vuint32_t R; struct { vuint32_t RFCX:32; } B; } RF_CFG[4]; vuint8_t FCCU_ADDRESSBLOCK_reserved1[32]; union { vuint32_t R; struct { vuint32_t RFSCX:32; } B; } RFS_CFG[8]; vuint8_t FCCU_ADDRESSBLOCK_reserved2[20]; union { vuint32_t R; struct { vuint32_t RFSX:32; } B; } RF_S[4]; union { vuint32_t R; struct { vuint32_t RFK:32; } B; } RFK; union { vuint32_t R; struct { vuint32_t RFEX:32; } B; } RF_E[4]; union { vuint32_t R; struct { vuint32_t RFTOEX:32; } B; } RF_TOE[4]; union { vuint32_t R; struct { vuint32_t TO:32; } B; } RF_TO; union { vuint32_t R; struct { vuint32_t unused_0:29; vuint32_t TO:3; } B; } CFG_TO; union { vuint32_t R; struct { vuint32_t unused_1:26; vuint32_t EIN1:1; vuint32_t EIN0:1; vuint32_t unused_0:2; vuint32_t EOUT1:1; vuint32_t EOUT0:1; } B; } EINOUT; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t PHYSICERRORPIN:2; vuint32_t ESTAT:1; vuint32_t STATUS:3; } B; } STAT; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t NAFS:8; } B; } N2AF_STATUS; union { vuint32_t R; struct { vuint32_t unused_0:22; vuint32_t AF_SRC:2; vuint32_t AFFS:8; } B; } A2FF_STATUS; union { vuint32_t R; struct { vuint32_t unused_0:22; vuint32_t NF_SRC:2; vuint32_t NFFS:8; } B; } N2FF_STATUS; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t FAFS:8; } B; } F2A_STATUS; vuint8_t FCCU_ADDRESSBLOCK_reserved3[8]; union { vuint32_t R; struct { vuint32_t unused_0:25; vuint32_t FRFC:7; } B; } RFF; union { vuint32_t R; struct { vuint32_t unused_0:29; vuint32_t NMI_STAT:1; vuint32_t ALRM_STAT:1; vuint32_t CFG_TO_STAT:1; } B; } IRQ_STAT; union { vuint32_t R; struct { vuint32_t unused_0:31; vuint32_t CFG_TO_IEN:1; } B; } IRQ_EN; union { vuint32_t R; struct { vuint32_t XTMR:32; } B; } XTMR; union { vuint32_t R; struct { vuint32_t VL3:1; vuint32_t FS3:1; vuint32_t unused_3:2; vuint32_t MCS3:4; vuint32_t VL2:1; vuint32_t FS2:1; vuint32_t unused_2:2; vuint32_t MCS2:4; vuint32_t VL1:1; vuint32_t FS1:1; vuint32_t unused_1:2; vuint32_t MCS1:4; vuint32_t VL0:1; vuint32_t FS0:1; vuint32_t unused_0:2; vuint32_t MCS0:4; } B; } MCS; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t TRANSKEY:8; } B; } TRANS_LOCK; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t PERMNTKEY:8; } B; } PERMNT_LOCK; union { vuint32_t R; struct { vuint32_t unused_0:18; vuint32_t DELTA_T:14; } B; } DELTA_T; union { vuint32_t R; struct { vuint32_t IRQENX:32; } B; } IRQ_ALARM_EN[4]; union { vuint32_t R; struct { vuint32_t NMIENX:32; } B; } NMI_EN[4]; union { vuint32_t R; struct { vuint32_t EOUTENX:32; } B; } EOUT_SIG_EN[4]; }; /**************************************************************************/ /* Module: FEC */ /**************************************************************************/ struct FEC_tag { vuint8_t FEC_ADDRESSBLOCK_reserved0[4]; union { vuint32_t R; struct { vuint32_t HBERR:1; vuint32_t BABR:1; vuint32_t BABT:1; vuint32_t GRA:1; vuint32_t TXF:1; vuint32_t TXB:1; vuint32_t RXF:1; vuint32_t RXB:1; vuint32_t MII:1; vuint32_t EBERR:1; vuint32_t LC:1; vuint32_t RL:1; vuint32_t UN:1; vuint32_t unused_0:19; } B; } EIR; union { vuint32_t R; struct { vuint32_t HBERR:1; vuint32_t BABR:1; vuint32_t BABT:1; vuint32_t GRA:1; vuint32_t TXF:1; vuint32_t TXB:1; vuint32_t RXF:1; vuint32_t RXB:1; vuint32_t MII:1; vuint32_t EBERR:1; vuint32_t LC:1; vuint32_t RL:1; vuint32_t UN:1; vuint32_t unused_0:19; } B; } EIMR; vuint8_t FEC_ADDRESSBLOCK_reserved1[4]; union { vuint32_t R; struct { vuint32_t unused_1:7; vuint32_t RDAR:1; vuint32_t unused_0:24; } B; } RDAR; union { vuint32_t R; struct { vuint32_t unused_1:7; vuint32_t TDAR:1; vuint32_t unused_0:24; } B; } TDAR; vuint8_t FEC_ADDRESSBLOCK_reserved2[12]; union { vuint32_t R; struct { vuint32_t unused_0:30; vuint32_t ETHER_EN:1; vuint32_t RESET:1; } B; } ECR; vuint8_t FEC_ADDRESSBLOCK_reserved3[24]; union { vuint32_t R; struct { vuint32_t ST:2; vuint32_t OP:2; vuint32_t PA:5; vuint32_t RA:5; vuint32_t TA:2; vuint32_t DATA:16; } B; } MMFR; union { vuint32_t R; struct { vuint32_t unused_1:24; vuint32_t DIS_PRE:1; vuint32_t MII_SPEED:6; vuint32_t unused_0:1; } B; } MSCR; vuint8_t FEC_ADDRESSBLOCK_reserved4[28]; union { vuint32_t R; struct { vuint32_t MIB_DIS:1; vuint32_t MIB_IDLE:1; vuint32_t unused_0:30; } B; } MIBC; vuint8_t FEC_ADDRESSBLOCK_reserved5[28]; union { vuint32_t R; struct { vuint32_t unused_2:5; vuint32_t MAX_FL:11; vuint32_t unused_1:4; vuint32_t RMII_ECHO:1; vuint32_t RMII_LOOP:1; vuint32_t RMII_10T:1; vuint32_t RMII_MODE:1; vuint32_t unused_0:2; vuint32_t FCE:1; vuint32_t BC_REJ:1; vuint32_t PROM:1; vuint32_t MII_MODE:1; vuint32_t DRT:1; vuint32_t LOOP:1; } B; } RCR; vuint8_t FEC_ADDRESSBLOCK_reserved6[60]; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t RFC_PAUSE:1; vuint32_t TFC_PAUSE:1; vuint32_t FDEN:1; vuint32_t HBC:1; vuint32_t GTS:1; } B; } TCR; vuint8_t FEC_ADDRESSBLOCK_reserved7[28]; union { vuint32_t R; struct { vuint32_t PADDR1:32; } B; } PALR; union { vuint32_t R; struct { vuint32_t PADDR2:16; vuint32_t TYPE:16; } B; } PAUR; union { vuint32_t R; struct { vuint32_t OPCODE:16; vuint32_t PAUSE_DUR:16; } B; } OPD; vuint8_t FEC_ADDRESSBLOCK_reserved8[40]; union { vuint32_t R; struct { vuint32_t IADDR1:32; } B; } IAUR; union { vuint32_t R; struct { vuint32_t IADDR2:32; } B; } IALR; union { vuint32_t R; struct { vuint32_t GADDR1:32; } B; } GAUR; union { vuint32_t R; struct { vuint32_t GADDR2:32; } B; } GALR; vuint8_t FEC_ADDRESSBLOCK_reserved9[28]; union { vuint32_t R; struct { vuint32_t unused_0:30; vuint32_t TFWR:2; } B; } TFWR; vuint8_t FEC_ADDRESSBLOCK_reserved10[4]; union { vuint32_t R; struct { vuint32_t unused_1:22; vuint32_t R_BOUND:8; vuint32_t unused_0:2; } B; } FRBR; union { vuint32_t R; struct { vuint32_t unused_1:22; vuint32_t R_FSTART:8; vuint32_t unused_0:2; } B; } FRSR; vuint8_t FEC_ADDRESSBLOCK_reserved11[44]; union { vuint32_t R; struct { vuint32_t R_DES_START:30; vuint32_t unused_0:2; } B; } ERDSR; union { vuint32_t R; struct { vuint32_t X_DES_START:30; vuint32_t unused_0:2; } B; } ETDSR; union { vuint32_t R; struct { vuint32_t unused_1:21; vuint32_t R_BUF_SIZE:7; vuint32_t unused_0:4; } B; } EMRBR; vuint8_t FEC_ADDRESSBLOCK_reserved12[116]; union { vuint32_t R; struct { vuint32_t RMON_T_DROP:32; } B; } RMON_T_DROP; union { vuint32_t R; struct { vuint32_t RMON_T_PACKETS:32; } B; } RMON_T_PACKETS; union { vuint32_t R; struct { vuint32_t RMON_T_BC_PKT:32; } B; } RMON_T_BC_PKT; union { vuint32_t R; struct { vuint32_t RMON_T_MC_PKT:32; } B; } RMON_T_MC_PKT; union { vuint32_t R; struct { vuint32_t RMON_T_CRC_ALIGN:32; } B; } RMON_T_CRC_ALIGN; union { vuint32_t R; struct { vuint32_t RMON_T_UNDERSIZE:32; } B; } RMON_T_UNDERSIZE; union { vuint32_t R; struct { vuint32_t RMON_T_OVERSIZE:32; } B; } RMON_T_OVERSIZE; union { vuint32_t R; struct { vuint32_t RMON_T_FRAG:32; } B; } RMON_T_FRAG; union { vuint32_t R; struct { vuint32_t RMON_T_JAB:32; } B; } RMON_T_JAB; union { vuint32_t R; struct { vuint32_t RMON_T_COL:32; } B; } RMON_T_COL; union { vuint32_t R; struct { vuint32_t RMON_T_P64:32; } B; } RMON_T_P64; union { vuint32_t R; struct { vuint32_t RMON_T_P65TO127:32; } B; } RMON_T_P65TO127; union { vuint32_t R; struct { vuint32_t RMON_T_P128TO255:32; } B; } RMON_T_P128TO255; union { vuint32_t R; struct { vuint32_t RMON_T_P256TO511:32; } B; } RMON_T_P256TO511; union { vuint32_t R; struct { vuint32_t RMON_T_P512TO1023:32; } B; } RMON_T_P512TO1023; union { vuint32_t R; struct { vuint32_t RMON_T_P1024TO2047:32; } B; } RMON_T_P1024TO2047; union { vuint32_t R; struct { vuint32_t RMON_T_P_GTE2048:32; } B; } RMON_T_P_GTE2048; union { vuint32_t R; struct { vuint32_t RMON_T_OCTETS:32; } B; } RMON_T_OCTETS; union { vuint32_t R; struct { vuint32_t IEEE_T_DROP:32; } B; } IEEE_T_DROP; union { vuint32_t R; struct { vuint32_t IEEE_T_FRAME_OK:32; } B; } IEEE_T_FRAME_OK; union { vuint32_t R; struct { vuint32_t IEEE_T_1COL:32; } B; } IEEE_T_1COL; union { vuint32_t R; struct { vuint32_t IEEE_T_MCOL:32; } B; } IEEE_T_MCOL; union { vuint32_t R; struct { vuint32_t IEEE_T_DEF:32; } B; } IEEE_T_DEF; union { vuint32_t R; struct { vuint32_t IEEE_T_LCOL:32; } B; } IEEE_T_LCOL; union { vuint32_t R; struct { vuint32_t IEEE_T_EXCOL:32; } B; } IEEE_T_EXCOL; union { vuint32_t R; struct { vuint32_t IEEE_T_MACERR:32; } B; } IEEE_T_MACERR; union { vuint32_t R; struct { vuint32_t IEEE_T_CSERR:32; } B; } IEEE_T_CSERR; union { vuint32_t R; struct { vuint32_t IEEE_T_SQE:32; } B; } IEEE_T_SQE; union { vuint32_t R; struct { vuint32_t IEEE_T_FDXFC:32; } B; } IEEE_T_FDXFC; union { vuint32_t R; struct { vuint32_t IEEE_T_OCTETS_OK:32; } B; } IEEE_T_OCTETS_OK; vuint8_t FEC_ADDRESSBLOCK_reserved13[8]; union { vuint32_t R; struct { vuint32_t RMON_R_DROP:32; } B; } RMON_R_DROP; union { vuint32_t R; struct { vuint32_t RMON_R_PACKETS:32; } B; } RMON_R_PACKETS; union { vuint32_t R; struct { vuint32_t RMON_R_BC_PKT:32; } B; } RMON_R_BC_PKT; union { vuint32_t R; struct { vuint32_t RMON_R_MC_PKT:32; } B; } RMON_R_MC_PKT; union { vuint32_t R; struct { vuint32_t RMON_R_CRC_ALIGN:32; } B; } RMON_R_CRC_ALIGN; union { vuint32_t R; struct { vuint32_t RMON_R_UNDERSIZE:32; } B; } RMON_R_UNDERSIZE; union { vuint32_t R; struct { vuint32_t RMON_R_OVERSIZE:32; } B; } RMON_R_OVERSIZE; union { vuint32_t R; struct { vuint32_t RMON_R_FRAG:32; } B; } RMON_R_FRAG; union { vuint32_t R; struct { vuint32_t RMON_R_JAB:32; } B; } RMON_R_JAB; union { vuint32_t R; struct { vuint32_t RMON_R_RESVD_0:32; } B; } RMON_R_RESVD_0; union { vuint32_t R; struct { vuint32_t RMON_R_P64:32; } B; } RMON_R_P64; union { vuint32_t R; struct { vuint32_t RMON_R_P65TO127:32; } B; } RMON_R_P65TO127; union { vuint32_t R; struct { vuint32_t RMON_R_P128TO255:32; } B; } RMON_R_P128TO255; union { vuint32_t R; struct { vuint32_t RMON_R_P256TO511:32; } B; } RMON_R_P256TO511; union { vuint32_t R; struct { vuint32_t RMON_R_P512TO1023:32; } B; } RMON_R_P512TO1023; union { vuint32_t R; struct { vuint32_t RMON_R_P1024TO2047:32; } B; } RMON_R_P1024TO2047; union { vuint32_t R; struct { vuint32_t RMON_R_P_GTE2048:32; } B; } RMON_R_P_GTE2048; union { vuint32_t R; struct { vuint32_t RMON_R_OCTETS:32; } B; } RMON_R_OCTETS; union { vuint32_t R; struct { vuint32_t IEEE_R_DROP:32; } B; } IEEE_R_DROP; union { vuint32_t R; struct { vuint32_t IEEE_R_FRAME_OK:32; } B; } IEEE_R_FRAME_OK; union { vuint32_t R; struct { vuint32_t IEEE_R_CRC:32; } B; } IEEE_R_CRC; union { vuint32_t R; struct { vuint32_t IEEE_R_ALIGN:32; } B; } IEEE_R_ALIGN; union { vuint32_t R; struct { vuint32_t IEEE_R_MACERR:32; } B; } IEEE_R_MACERR; union { vuint32_t R; struct { vuint32_t IEEE_R_FDXFC:32; } B; } IEEE_R_FDXFC; union { vuint32_t R; struct { vuint32_t IEEE_R_OCTETS_OK:32; } B; } IEEE_R_OCTETS_OK; }; /**************************************************************************/ /* Module: FLASH_0 */ /**************************************************************************/ //struct FLASH_0_tag { struct FLASH_tag { /* SPC5STUDIO FIX.*/ union { vuint32_t R; struct { vuint32_t unused_2:1; vuint32_t RRE:1; vuint32_t AEE:1; vuint32_t EEE:1; vuint32_t DWEE:4; vuint32_t unused_1:4; vuint32_t SAK:1; vuint32_t LSW:1; vuint32_t PEP:1; vuint32_t PES:1; vuint32_t EER:1; vuint32_t RWE:1; vuint32_t SBC:1; vuint32_t RE:1; vuint32_t PEAS:1; vuint32_t DONE:1; vuint32_t PEG:1; vuint32_t PECIE:1; vuint32_t FERS:1; vuint32_t unused_0:2; vuint32_t PGM:1; vuint32_t PSUS:1; vuint32_t ERS:1; vuint32_t ESUS:1; vuint32_t EHV:1; } B; } MCR; union { vuint32_t R; struct { vuint32_t unused_2:12; vuint32_t SAKA:1; vuint32_t LSWA:1; vuint32_t PEPA:1; vuint32_t PESA:1; vuint32_t unused_1:4; vuint32_t PEASA:1; vuint32_t DONEA:1; vuint32_t PEGA:1; vuint32_t unused_0:4; vuint32_t PGMA:1; vuint32_t PSUSA:1; vuint32_t ERSA:1; vuint32_t ESUSA:1; vuint32_t EHVA:1; } B; } MCRA; union { vuint32_t R; struct { vuint32_t HT:1; vuint32_t N8KH:2; vuint32_t N256K:5; vuint32_t N64KH:3; vuint32_t N32KH:2; vuint32_t N16KH:3; vuint32_t N64KM:3; vuint32_t N32KM:2; vuint32_t N16KM:3; vuint32_t N64KL:3; vuint32_t N32KL:2; vuint32_t N16KL:3; } B; } MCRE; vuint8_t FLASH_0_ADDRESSBLOCK_reserved0[4]; union { vuint32_t R; struct { vuint32_t TSLOCK:1; vuint32_t unused_0:1; vuint32_t LOWLOCK:14; vuint32_t MIDLOCK:16; } B; } LOCK0; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t HIGHLOCK:16; } B; } LOCK1; union { vuint32_t R; struct { vuint32_t A256KLOCK:32; } B; } LOCK2; union { vuint32_t R; struct { vuint32_t A256KLOCK:32; } B; } LOCK3; vuint8_t FLASH_0_ADDRESSBLOCK_reserved1[8]; union { vuint32_t R; struct { vuint32_t TSLOCKA:1; vuint32_t unused_0:1; vuint32_t LOWLOCKA:14; vuint32_t MIDLOCKA:16; } B; } LOCK0A; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t HIGHLOCKA:16; } B; } LOCK1A; vuint8_t FLASH_0_ADDRESSBLOCK_reserved2[8]; union { vuint32_t R; struct { vuint32_t unused_0:2; vuint32_t LOWSEL:14; vuint32_t MIDSEL:16; } B; } SEL0; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t HIGHSEL:16; } B; } SEL1; union { vuint32_t R; struct { vuint32_t A256KSEL:32; } B; } SEL2; union { vuint32_t R; struct { vuint32_t A256KSEL:32; } B; } SEL3; union { vuint32_t R; struct { vuint32_t unused_2:1; vuint32_t PRRE:1; vuint32_t PAEE:1; vuint32_t PEEE:1; vuint32_t PDWEE:4; vuint32_t unused_1:8; vuint32_t PEER:1; vuint32_t PRWE:1; vuint32_t PSBC:1; vuint32_t unused_0:13; } B; } MCR2; union { vuint32_t R; struct { vuint32_t unused_1:8; vuint32_t PADDR:21; vuint32_t unused_0:3; } B; } PADR; union { vuint32_t R; struct { vuint32_t SAD:1; vuint32_t unused_1:7; vuint32_t ADDR:21; vuint32_t unused_0:3; } B; } ADR; union { vuint32_t R; struct { vuint32_t UTE:1; vuint32_t SBCE:1; vuint32_t unused_3:11; vuint32_t CPR:1; vuint32_t CPA:1; vuint32_t CPE:1; vuint32_t unused_2:6; vuint32_t NAIBP:1; vuint32_t AIBPE:1; vuint32_t unused_1:1; vuint32_t AISUS:1; vuint32_t MRE:1; vuint32_t MRV:1; vuint32_t unused_0:1; vuint32_t AIS:1; vuint32_t AIE:1; vuint32_t AID:1; } B; } UT0; union { vuint32_t R; struct { vuint32_t MISR:32; } B; } UM0; union { vuint32_t R; struct { vuint32_t MISR:32; } B; } UM1; union { vuint32_t R; struct { vuint32_t MISR:32; } B; } UM2; union { vuint32_t R; struct { vuint32_t MISR:32; } B; } UM3; union { vuint32_t R; struct { vuint32_t MISR:32; } B; } UM4; union { vuint32_t R; struct { vuint32_t MISR:32; } B; } UM5; union { vuint32_t R; struct { vuint32_t MISR:32; } B; } UM6; union { vuint32_t R; struct { vuint32_t MISR:32; } B; } UM7; union { vuint32_t R; struct { vuint32_t MISR:32; } B; } UM8; union { vuint32_t R; struct { vuint32_t unused_0:31; vuint32_t MISR:1; } B; } UM9; union { vuint32_t R; struct { vuint32_t unused_0:2; vuint32_t LOWOPP:14; vuint32_t MIDOPP:16; } B; } OPP0; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t HIGHOPP:16; } B; } OPP1; union { vuint32_t R; struct { vuint32_t A256KOPP:32; } B; } OPP2; union { vuint32_t R; struct { vuint32_t A256KOPP:32; } B; } OPP3; union { vuint32_t R; struct { vuint32_t PWD:32; } B; } TMD; }; /**************************************************************************/ /* Module: FLEXRAY */ /**************************************************************************/ struct FLEXRAY_tag { union { vuint16_t R; struct { vuint16_t CHIVER:8; vuint16_t PEVER:8; } B; } MVR; union { vuint16_t R; struct { vuint16_t MEN:1; vuint16_t SBFF:1; vuint16_t SCM:1; vuint16_t CHB:1; vuint16_t CHA:1; vuint16_t SFFE:1; vuint16_t ECCE:1; vuint16_t unused_2:1; vuint16_t FUM:1; vuint16_t FAM:1; vuint16_t unused_1:1; vuint16_t CLKSEL:1; vuint16_t BITRATE:3; vuint16_t unused_0:1; } B; } MCR; union { vuint16_t R; struct { vuint16_t SMBA:16; } B; } SYMBADHR; union { vuint16_t R; struct { vuint16_t SMBA:12; vuint16_t unused_0:4; } B; } SYMBADLR; union { vuint16_t R; struct { vuint16_t WMD:1; vuint16_t unused_2:3; vuint16_t SEL:4; vuint16_t unused_1:3; vuint16_t ENB:1; vuint16_t unused_0:2; vuint16_t STBPSEL:2; } B; } STBSCR; vuint8_t FLEXRAY_ADDRESSBLOCK_reserved0[2]; union { vuint16_t R; struct { vuint16_t unused_1:1; vuint16_t MBSEG2DS:7; vuint16_t unused_0:1; vuint16_t MBSEG1DS:7; } B; } MBDSR; union { vuint16_t R; struct { vuint16_t unused_1:1; vuint16_t LAST_MB_SEG1:7; vuint16_t unused_0:1; vuint16_t LAST_MB_UTIL:7; } B; } MBSSUTR; union { vuint16_t R; struct { vuint16_t INST:4; vuint16_t ADDR:11; vuint16_t DAD:1; } B; } PEDRAR; union { vuint16_t R; struct { vuint16_t DATA:16; } B; } PEDRDR; union { vuint16_t R; struct { vuint16_t WME:1; vuint16_t unused_1:3; vuint16_t EOC_AP:2; vuint16_t ERC_AP:2; vuint16_t BSY_WMC:1; vuint16_t unused_0:3; vuint16_t POCCMD:4; } B; } POCR; union { vuint16_t R; struct { vuint16_t MIF:1; vuint16_t PRIF:1; vuint16_t CHIF:1; vuint16_t WUPIF:1; vuint16_t FAFBIF:1; vuint16_t FAFAIF:1; vuint16_t RBIF:1; vuint16_t TBIF:1; vuint16_t MIE:1; vuint16_t PRIE:1; vuint16_t CHIE:1; vuint16_t WUPIE:1; vuint16_t FAFBIE:1; vuint16_t FAFAIE:1; vuint16_t RBIE:1; vuint16_t TBIE:1; } B; } GIFER; union { vuint16_t R; struct { vuint16_t FATL_IF:1; vuint16_t INTL_IF:1; vuint16_t ILCF_IF:1; vuint16_t CSA_IF:1; vuint16_t MRC_IF:1; vuint16_t MOC_IF:1; vuint16_t CCL_IF:1; vuint16_t MXS_IF:1; vuint16_t MTX_IF:1; vuint16_t LTXB_IF:1; vuint16_t LTXA_IF:1; vuint16_t TBVB_IF:1; vuint16_t TBVA_IF:1; vuint16_t TI2_IF:1; vuint16_t TI1_IF:1; vuint16_t CYS_IF:1; } B; } PIFR0; union { vuint16_t R; struct { vuint16_t EMC_IF:1; vuint16_t IPC_IF:1; vuint16_t PECF_IF:1; vuint16_t PSC_IF:1; vuint16_t SSI3_IF:1; vuint16_t SSI2_IF:1; vuint16_t SSI1_IF:1; vuint16_t SSI0_IF:1; vuint16_t unused_1:2; vuint16_t EVT_IF:1; vuint16_t ODT_IF:1; vuint16_t unused_0:4; } B; } PIFR1; union { vuint16_t R; struct { vuint16_t FATL_IE:1; vuint16_t INTL_IE:1; vuint16_t ILCF_IE:1; vuint16_t CSA_IE:1; vuint16_t MRC_IE:1; vuint16_t MOC_IE:1; vuint16_t CCL_IE:1; vuint16_t MXS_IE:1; vuint16_t MTX_IE:1; vuint16_t LTXB_IE:1; vuint16_t LTXA_IE:1; vuint16_t TBVB_IE:1; vuint16_t TBVA_IE:1; vuint16_t TI2_IE:1; vuint16_t TI1_IE:1; vuint16_t CYS_IE:1; } B; } PIER0; union { vuint16_t R; struct { vuint16_t EMC_IE:1; vuint16_t IPC_IE:1; vuint16_t PECF_IE:1; vuint16_t PSC_IE:1; vuint16_t SSI3_IE:1; vuint16_t SSI2_IE:1; vuint16_t SSI1_IE:1; vuint16_t SSI0_IE:1; vuint16_t unused_1:2; vuint16_t EVT_IE:1; vuint16_t ODT_IE:1; vuint16_t unused_0:4; } B; } PIER1; union { vuint16_t R; struct { vuint16_t FRLB_EF:1; vuint16_t FRLA_EF:1; vuint16_t PCMI_EF:1; vuint16_t FOVB_EF:1; vuint16_t FOVA_EF:1; vuint16_t MBS_EF:1; vuint16_t MBU_EF:1; vuint16_t LCK_EF:1; vuint16_t unused_0:1; vuint16_t SBCF_EF:1; vuint16_t FID_EF:1; vuint16_t DPL_EF:1; vuint16_t SPL_EF:1; vuint16_t NML_EF:1; vuint16_t NMF_EF:1; vuint16_t ILSA_EF:1; } B; } CHIERFR; union { vuint16_t R; struct { vuint16_t unused_1:1; vuint16_t TBIVEC:7; vuint16_t unused_0:1; vuint16_t RBIVEC:7; } B; } MBIVEC; union { vuint16_t R; struct { vuint16_t CHAERSCNT:16; } B; } CASERCR; union { vuint16_t R; struct { vuint16_t CHBERSCNT:16; } B; } CBSERCR; union { vuint16_t R; struct { vuint16_t ERRMODE:2; vuint16_t SLOTMODE:2; vuint16_t unused_1:1; vuint16_t PROTSTATE:3; vuint16_t STARTUPSTATE:4; vuint16_t unused_0:1; vuint16_t WAKEUPSTATUS:3; } B; } PSR0; union { vuint16_t R; struct { vuint16_t CSAA:1; vuint16_t CSP:1; vuint16_t unused_0:1; vuint16_t REMCSAT:5; vuint16_t CPN:1; vuint16_t HHR:1; vuint16_t FRZ:1; vuint16_t APTAC:5; } B; } PSR1; union { vuint16_t R; struct { vuint16_t NBVB:1; vuint16_t NSEB:1; vuint16_t STCB:1; vuint16_t SBVB:1; vuint16_t SSEB:1; vuint16_t MTB:1; vuint16_t NBVA:1; vuint16_t NSEA:1; vuint16_t STCA:1; vuint16_t SBVA:1; vuint16_t SSEA:1; vuint16_t MTA:1; vuint16_t CKCORFCNT:4; } B; } PSR2; union { vuint16_t R; struct { vuint16_t unused_1:2; vuint16_t WUB:1; vuint16_t ABVB:1; vuint16_t AACB:1; vuint16_t ACEB:1; vuint16_t ASEB:1; vuint16_t AVFB:1; vuint16_t unused_0:2; vuint16_t WUA:1; vuint16_t ABVA:1; vuint16_t AACA:1; vuint16_t ACEA:1; vuint16_t ASEA:1; vuint16_t AVFA:1; } B; } PSR3; union { vuint16_t R; struct { vuint16_t unused_0:2; vuint16_t MTCT:14; } B; } MTCTR; union { vuint16_t R; struct { vuint16_t unused_0:10; vuint16_t CYCCNT:6; } B; } CYCTR; union { vuint16_t R; struct { vuint16_t unused_0:5; vuint16_t SLOTCNTA:11; } B; } SLTCTAR; union { vuint16_t R; struct { vuint16_t unused_0:5; vuint16_t SLOTCNTB:11; } B; } SLTCTBR; union { vuint16_t R; struct { vuint16_t RATECORR:16; } B; } RTCORVR; union { vuint16_t R; struct { vuint16_t OFFSETCORR:16; } B; } OFCORVR; union { vuint16_t R; struct { vuint16_t unused_0:8; vuint16_t MIF:1; vuint16_t PRIF:1; vuint16_t CHIF:1; vuint16_t WUPIF:1; vuint16_t FAFBIF:1; vuint16_t FAFAIF:1; vuint16_t RBIF:1; vuint16_t TBIF:1; } B; } CIFR; union { vuint16_t R; struct { vuint16_t unused_0:8; vuint16_t TIMEOUT:8; } B; } SYMATOR; union { vuint16_t R; struct { vuint16_t SFEVB:4; vuint16_t SFEVA:4; vuint16_t SFODB:4; vuint16_t SFODA:4; } B; } SFCNTR; union { vuint16_t R; struct { vuint16_t SFT_OFFSET:15; vuint16_t unused_0:1; } B; } SFTOR; union { vuint16_t R; struct { vuint16_t ELKT:1; vuint16_t OLKT:1; vuint16_t CYCNUM:6; vuint16_t ELKS:1; vuint16_t OLKS:1; vuint16_t EVAL:1; vuint16_t OVAL:1; vuint16_t unused_0:1; vuint16_t OPT:1; vuint16_t SDVEN:1; vuint16_t SIDEN:1; } B; } SFTCCSR; union { vuint16_t R; struct { vuint16_t unused_0:6; vuint16_t SYNFRID:10; } B; } SFIDRFR; union { vuint16_t R; struct { vuint16_t unused_0:6; vuint16_t FVAL:10; } B; } SFIDAFVR; union { vuint16_t R; struct { vuint16_t unused_0:6; vuint16_t FMSK:10; } B; } SFIDAFMR; union { vuint16_t R; struct { vuint16_t NMVP:16; } B; } NMVRN[6]; union { vuint16_t R; struct { vuint16_t unused_0:12; vuint16_t NMVL:4; } B; } NMVLR; union { vuint16_t R; struct { vuint16_t unused_3:2; vuint16_t T2_CFG:1; vuint16_t T2_REP:1; vuint16_t unused_2:1; vuint16_t T2SP:1; vuint16_t T2TR:1; vuint16_t T2ST:1; vuint16_t unused_1:3; vuint16_t T1_REP:1; vuint16_t unused_0:1; vuint16_t T1SP:1; vuint16_t T1TR:1; vuint16_t T1ST:1; } B; } TICCR; union { vuint16_t R; struct { vuint16_t unused_1:2; vuint16_t T1_CYC_VAL:6; vuint16_t unused_0:2; vuint16_t T1_CYC_MSK:6; } B; } TI1CYSR; union { vuint16_t R; struct { vuint16_t unused_0:2; vuint16_t T1_MTOFFSET:14; } B; } TI1MTOR; union { vuint16_t R; struct { vuint16_t unused_1:2; vuint16_t T2CYCVAL:6; vuint16_t unused_0:2; vuint16_t T2CYCMSK:6; } B; } TI2CR0_ABS; union { vuint16_t R; struct { vuint16_t T2MTCNT:16; } B; } TI2CR0_REL; union { vuint16_t R; struct { vuint16_t unused_0:2; vuint16_t T2MOFF:14; } B; } TI2CR1_ABS; union { vuint16_t R; struct { vuint16_t T2MTCNT:16; } B; } TI2CR1_REL; union { vuint16_t R; struct { vuint16_t WMD:1; vuint16_t unused_1:1; vuint16_t SEL:2; vuint16_t unused_0:1; vuint16_t SLOTNUMBER:11; } B; } SSSR; union { vuint16_t R; struct { vuint16_t WMD:1; vuint16_t unused_1:1; vuint16_t SEL:2; vuint16_t unused_0:1; vuint16_t CNTCFG:2; vuint16_t MCY:1; vuint16_t VFR:1; vuint16_t SYF:1; vuint16_t NUF:1; vuint16_t SUF:1; vuint16_t STATUSMASK:4; } B; } SSCCR; union { vuint16_t R; struct { vuint16_t VFB:1; vuint16_t SYB:1; vuint16_t NFB:1; vuint16_t SUB:1; vuint16_t SEB:1; vuint16_t CEB:1; vuint16_t BVB:1; vuint16_t TCB:1; vuint16_t VFA:1; vuint16_t SYA:1; vuint16_t NFA:1; vuint16_t SUA:1; vuint16_t SEA:1; vuint16_t CEA:1; vuint16_t BVA:1; vuint16_t TCA:1; } B; } SSRN[8]; union { vuint16_t R; struct { vuint16_t SLOTSTATUSCNT:16; } B; } SSCRN[4]; union { vuint16_t R; struct { vuint16_t MTE:1; vuint16_t unused_1:1; vuint16_t CYCCNTMSK:6; vuint16_t unused_0:2; vuint16_t CYCCNTVAL:6; } B; } MTSACFR; union { vuint16_t R; struct { vuint16_t MTE:1; vuint16_t unused_1:1; vuint16_t CYCCNTMSK:6; vuint16_t unused_0:2; vuint16_t CYCCNTVAL:6; } B; } MTSBCFR; union { vuint16_t R; struct { vuint16_t WMD:1; vuint16_t unused_1:1; vuint16_t SEL:2; vuint16_t unused_0:4; vuint16_t RSBIDX:8; } B; } RSBIR; union { vuint16_t R; struct { vuint16_t WM:8; vuint16_t unused_0:7; vuint16_t SEL:1; } B; } RFWMSR; union { vuint16_t R; struct { vuint16_t unused_0:6; vuint16_t SIDX:10; } B; } RFSIR; union { vuint16_t R; struct { vuint16_t FIFO_DEPTH:8; vuint16_t unused_0:1; vuint16_t ENTRY_SIZE:7; } B; } RFDSR; union { vuint16_t R; struct { vuint16_t unused_0:6; vuint16_t RDIDX:10; } B; } RFARIR; union { vuint16_t R; struct { vuint16_t unused_0:6; vuint16_t RDIDX:10; } B; } RFBRIR; union { vuint16_t R; struct { vuint16_t MIDAFVAL:16; } B; } RFMIDAFVR; union { vuint16_t R; struct { vuint16_t MIDAFMSK:16; } B; } RFMIDAFMR; union { vuint16_t R; struct { vuint16_t unused_0:5; vuint16_t FIDRFVAL:11; } B; } RFFIDRFVR; union { vuint16_t R; struct { vuint16_t unused_0:5; vuint16_t FIDRFMSK:11; } B; } RFFIDRFMR; union { vuint16_t R; struct { vuint16_t WMD:1; vuint16_t IBD:1; vuint16_t SEL:2; vuint16_t unused_0:1; vuint16_t SID:11; } B; } RFRFCFR; union { vuint16_t R; struct { vuint16_t unused_1:4; vuint16_t F3MD:1; vuint16_t F2MD:1; vuint16_t F1MD:1; vuint16_t F0MD:1; vuint16_t unused_0:4; vuint16_t F3EN:1; vuint16_t F2EN:1; vuint16_t F1EN:1; vuint16_t F0EN:1; } B; } RFRFCTR; union { vuint16_t R; struct { vuint16_t unused_0:5; vuint16_t LDYNTXSLOTA:11; } B; } LDTXSLAR; union { vuint16_t R; struct { vuint16_t unused_0:5; vuint16_t LDYNTXSLOTB:11; } B; } LDTXSLBR; union { vuint16_t R; struct { vuint16_t ACTION_POINT_OFFSET:6; vuint16_t STATIC_SLOT_LENGTH:10; } B; } PCR0; union { vuint16_t R; struct { vuint16_t unused_0:2; vuint16_t MACRO_AFTER_FIRST_STATIC_SLOT:14; } B; } PCR1; union { vuint16_t R; struct { vuint16_t MINISLOT_AFTER_ACTION_POINT:6; vuint16_t NUMBER_OF_STATIC_SLOTS:10; } B; } PCR2; union { vuint16_t R; struct { vuint16_t WAKEUP_SYMBOL_RX_LOW:6; vuint16_t MINISLOT_ACTION_POINT_OFFSET:5; vuint16_t COLDSTART_ATTEMPTS:5; } B; } PCR3; union { vuint16_t R; struct { vuint16_t CAS_RX_LOW_MAX:7; vuint16_t WAKEUP_SYMBOL_RX_WINDOW:9; } B; } PCR4; union { vuint16_t R; struct { vuint16_t TSS_TRANSMITTER:4; vuint16_t WAKEUP_SYMBOL_TX_LOW:6; vuint16_t WAKEUP_SYMBOL_RX_IDLE:6; } B; } PCR5; union { vuint16_t R; struct { vuint16_t unused_0:1; vuint16_t SYMBOL_WINDOW_AFTER_ACTION_POINT:8; vuint16_t MACRO_INITIAL_OFFSET_A:7; } B; } PCR6; union { vuint16_t R; struct { vuint16_t DECODING_CORRECTION_B:9; vuint16_t MICRO_PER_MACRO_NOM_HALF:7; } B; } PCR7; union { vuint16_t R; struct { vuint16_t MAX_WITHOUT_CLOCK_CORRECTION_FATAL:4; vuint16_t MAX_WITHOUT_CLOCK_CORRECTION_PASSIVE:4; vuint16_t WAKEUP_SYMBOL_TX_IDLE:8; } B; } PCR8; union { vuint16_t R; struct { vuint16_t MINISLOT_EXISTS:1; vuint16_t SYMBOL_WINDOW_EXISTS:1; vuint16_t OFFSET_CORRECTION_OUT:14; } B; } PCR9; union { vuint16_t R; struct { vuint16_t SINGLE_SLOT_ENABLED:1; vuint16_t WAKEUP_CHANNEL:1; vuint16_t MACRO_PER_CYCLE:14; } B; } PCR10; union { vuint16_t R; struct { vuint16_t KEY_SLOT_USED_FOR_STARTUP:1; vuint16_t KEY_SLOT_USED_FOR_SYNC:1; vuint16_t OFFSET_CORRECTION_START:14; } B; } PCR11; union { vuint16_t R; struct { vuint16_t ALLOW_PASSIVE_TO_ACTIVE:5; vuint16_t KEY_SLOT_HEADER_CRC:11; } B; } PCR12; union { vuint16_t R; struct { vuint16_t FIRST_MINISLOT_ACTION_POINT_OFFSET:6; vuint16_t STATIC_SLOT_AFTER_ACTION_POINT:10; } B; } PCR13; union { vuint16_t R; struct { vuint16_t RATE_CORRECTION_OUT:11; vuint16_t LISTEN_TIMEOUT:5; } B; } PCR14; union { vuint16_t R; struct { vuint16_t LISTEN_TIMEOUT:16; } B; } PCR15; union { vuint16_t R; struct { vuint16_t MACRO_INITIAL_OFFSET_B:7; vuint16_t NOISE_LISTEN_TIMEOUT:9; } B; } PCR16; union { vuint16_t R; struct { vuint16_t NOISE_LISTEN_TIMEOUT:16; } B; } PCR17; union { vuint16_t R; struct { vuint16_t WAKEUP_PATTERN:6; vuint16_t KEY_SLOT_ID:10; } B; } PCR18; union { vuint16_t R; struct { vuint16_t DECODING_CORRECTION_A:9; vuint16_t PAYLOAD_LENGTH_STATIC:7; } B; } PCR19; union { vuint16_t R; struct { vuint16_t MICRO_INITIAL_OFFSET_B:8; vuint16_t MICRO_INITIAL_OFFSET_A:8; } B; } PCR20; union { vuint16_t R; struct { vuint16_t EXTERN_RATE_CORRECTION:3; vuint16_t LATEST_TX:13; } B; } PCR21; union { vuint16_t R; struct { vuint16_t unused_0:1; vuint16_t COMP_ACCEPTED_STARTUP_RANGE_A:11; vuint16_t MICRO_PER_CYCLE:4; } B; } PCR22; union { vuint16_t R; struct { vuint16_t MICRO_PER_CYCLE:16; } B; } PCR23; union { vuint16_t R; struct { vuint16_t CLUSTER_DRIFT_DAMPING:5; vuint16_t MAX_PAYLOAD_LENGTH_DYNAMIC:7; vuint16_t MICRO_PER_CYCLE_MIN:4; } B; } PCR24; union { vuint16_t R; struct { vuint16_t MICRO_PER_CYCLE_MIN:16; } B; } PCR25; union { vuint16_t R; struct { vuint16_t ALLOW_HALT_DUE_TO_CLOCK:1; vuint16_t COMP_ACCEPTED_STARTUP_RANGE_B:11; vuint16_t MICRO_PER_CYCLE_MAX:4; } B; } PCR26; union { vuint16_t R; struct { vuint16_t MICRO_PER_CYCLE_MAX:16; } B; } PCR27; union { vuint16_t R; struct { vuint16_t DYNAMIC_SLOT_IDLE_PHASE:2; vuint16_t MACRO_AFTER_OFFSET_CORRECTION:14; } B; } PCR28; union { vuint16_t R; struct { vuint16_t EXTERN_OFFSET_CORRECTION:3; vuint16_t MINISLOTS_MAX:13; } B; } PCR29; union { vuint16_t R; struct { vuint16_t unused_0:12; vuint16_t SYNC_NODE_MAX:4; } B; } PCR30; union { vuint16_t R; struct { vuint16_t STPW:16; } B; } STPWR; vuint8_t FLEXRAY_ADDRESSBLOCK_reserved3[2]; union { vuint16_t R; struct { vuint16_t unused_1:7; vuint16_t STPW_EN:1; vuint16_t unused_0:5; vuint16_t TIM2_EE:1; vuint16_t TIM1_EE:1; vuint16_t CYC_EE:1; } B; } PEOER; vuint8_t FLEXRAY_ADDRESSBLOCK_reserved4[2]; union { vuint16_t R; struct { vuint16_t SDO:16; } B; } RFSDOR; union { vuint16_t R; struct { vuint16_t SMBA:16; } B; } RFSYMBADHR; union { vuint16_t R; struct { vuint16_t SMBA:12; vuint16_t unused_0:4; } B; } RFSYMBADLR; union { vuint16_t R; struct { vuint16_t unused_0:2; vuint16_t PTD:14; } B; } RFPTR; union { vuint16_t R; struct { vuint16_t FLB_OR_PCB:8; vuint16_t FLA_OR_PCA:8; } B; } RFFLPCR; union { vuint16_t R; struct { vuint16_t LRNE_OF:1; vuint16_t LRCE_OF:1; vuint16_t DRNE_OF:1; vuint16_t DRCE_OF:1; vuint16_t LRNE_IF:1; vuint16_t LRCE_IF:1; vuint16_t DRNE_IF:1; vuint16_t DRCE_IF:1; vuint16_t unused_0:4; vuint16_t LRNE_IE:1; vuint16_t LRCE_IE:1; vuint16_t DRNE_IE:1; vuint16_t DRCE_IE:1; } B; } EEIFER; union { vuint16_t R; struct { vuint16_t BSY:1; vuint16_t unused_2:5; vuint16_t ERS:2; vuint16_t unused_1:3; vuint16_t ERM:1; vuint16_t unused_0:2; vuint16_t EIM:1; vuint16_t EIE:1; } B; } EERICR; union { vuint16_t R; struct { vuint16_t MID:1; vuint16_t BANK:3; vuint16_t ADDR:12; } B; } EERAR; union { vuint16_t R; struct { vuint16_t DATA:16; } B; } EERDR; union { vuint16_t R; struct { vuint16_t unused_0:11; vuint16_t CODE:5; } B; } EERCR; union { vuint16_t R; struct { vuint16_t MID:1; vuint16_t BANK:3; vuint16_t ADDR:12; } B; } EEIAR; union { vuint16_t R; struct { vuint16_t DATA:16; } B; } EEIDR; union { vuint16_t R; struct { vuint16_t unused_0:11; vuint16_t CODE:5; } B; } EEICR; vuint8_t FLEXRAY_ADDRESSBLOCK_reserved5[1792]; struct { union { vuint16_t R; struct { vuint16_t unused_1:3; vuint16_t MTD:1; vuint16_t CMT:1; vuint16_t EDT:1; vuint16_t LCKT:1; vuint16_t MBIE:1; vuint16_t unused_0:3; vuint16_t DUP:1; vuint16_t DVAL:1; vuint16_t EDS:1; vuint16_t LCKS:1; vuint16_t MBIF:1; } B; } MBCCSRN; union { vuint16_t R; struct { vuint16_t MTM:1; vuint16_t CHA:1; vuint16_t CHB:1; vuint16_t CCFE:1; vuint16_t CCFMSK:6; vuint16_t CCFVAL:6; } B; } MBCCFRN; union { vuint16_t R; struct { vuint16_t unused_0:5; vuint16_t FID:11; } B; } MBFIDRN; union { vuint16_t R; struct { vuint16_t unused_0:8; vuint16_t MBIDX:8; } B; } MBIDXRN; } SUB0[128]; vuint8_t FLEXRAY_ADDRESSBLOCK_reserved6[1024]; union { vuint16_t R; struct { vuint16_t MBDO:16; } B; } MBDORN[132]; union { vuint16_t R; struct { vuint16_t LEETD:16; } B; } LEETRN[6]; }; /**************************************************************************/ /* Module: GTMINT */ /**************************************************************************/ struct GTMINT_tag { vuint8_t ORPHAN_ADDRESS_BLOCK_reserved0[192]; union { vuint32_t R; struct { vuint32_t unused_3:1; vuint32_t MDIS:1; vuint32_t unused_2:13; vuint32_t AEISREN:1; vuint32_t unused_1:1; vuint32_t STPS:1; vuint32_t unused_0:14; } B; } MCR; vuint8_t ORPHAN_ADDRESS_BLOCK_reserved1[4]; union { vuint32_t R; struct { vuint32_t unused_0:22; vuint32_t INTCLR_PTR:10; } B; } INTCLR; union { vuint32_t R; struct { vuint32_t unused_0:31; vuint32_t AEISRST:1; } B; } AEICR; }; /**************************************************************************/ /* Module: IIC_0 */ /**************************************************************************/ struct IIC_0_tag { union { vuint8_t R; struct { vuint8_t ADR:7; vuint8_t unused_0:1; } B; } IBAD; union { vuint8_t R; struct { vuint8_t IBC:8; } B; } IBFD; union { vuint8_t R; struct { vuint8_t MDIS:1; vuint8_t IBIE:1; vuint8_t MSSL:1; vuint8_t TXRX:1; vuint8_t NOACK:1; vuint8_t RSTA:1; vuint8_t DMAEN:1; vuint8_t unused_0:1; } B; } IBCR; union { vuint8_t R; struct { vuint8_t TCF:1; vuint8_t IAAS:1; vuint8_t IBB:1; vuint8_t IBAL:1; vuint8_t unused_0:1; vuint8_t SRW:1; vuint8_t IBIF:1; vuint8_t RXAK:1; } B; } IBSR; union { vuint8_t R; struct { vuint8_t DATA:8; } B; } IBDR; union { vuint8_t R; struct { vuint8_t BIIE:1; vuint8_t BYTERXIE:1; vuint8_t unused_0:6; } B; } IBIC; union { vuint8_t R; struct { vuint8_t unused_0:6; vuint8_t IPG_DEBUG_HALTED:1; vuint8_t IPG_DEBUG_EN:1; } B; } IBDBG; }; /**************************************************************************/ /* Module: IMA */ /**************************************************************************/ struct IMA_tag { union { vuint32_t R; struct { vuint32_t unused_0:31; vuint32_t READ:1; } B; } CTRL; union { vuint32_t R; struct { vuint32_t unused_0:31; vuint32_t EN:1; } B; } ENABLE; union { vuint32_t R; struct { vuint32_t unused_1:23; vuint32_t WRITE_LOCK:1; vuint32_t unused_0:7; vuint32_t READ_LOCK:1; } B; } STATUS; union { vuint32_t R; struct { vuint32_t unused_1:3; vuint32_t ROW_SLCT:13; vuint32_t unused_0:10; vuint32_t ARRAY_SLCT:6; } B; } SLCT; union { vuint32_t R; struct { vuint32_t WRITE_KEY:32; } B; } WRITE_UNLOCK; union { vuint32_t R; struct { vuint32_t READ_KEY:32; } B; } READ_UNLOCK; vuint8_t IMA_ADDRESSBLOCK_reserved0[20]; union { vuint32_t R; struct { vuint32_t WRITE_4:32; } B; } WRITE_DATA_4; union { vuint32_t R; struct { vuint32_t WRITE_3:32; } B; } WRITE_DATA_3; union { vuint32_t R; struct { vuint32_t WRITE_2:32; } B; } WRITE_DATA_2; union { vuint32_t R; struct { vuint32_t WRITE_1:32; } B; } WRITE_DATA_1; union { vuint32_t R; struct { vuint32_t WRITE_0:32; } B; } WRITE_DATA_0; vuint8_t IMA_ADDRESSBLOCK_reserved1[12]; union { vuint32_t R; struct { vuint32_t READ_4:32; } B; } READ_DATA_4; union { vuint32_t R; struct { vuint32_t READ_3:32; } B; } READ_DATA_3; union { vuint32_t R; struct { vuint32_t READ_2:32; } B; } READ_DATA_2; union { vuint32_t R; struct { vuint32_t READ_1:32; } B; } READ_DATA_1; union { vuint32_t R; struct { vuint32_t READ_0:32; } B; } READ_DATA_0; }; /**************************************************************************/ /* Module: INTC */ /**************************************************************************/ struct INTC_tag { union { vuint32_t R; struct { vuint32_t unused_3:19; vuint32_t HVEN3:1; vuint32_t unused_2:3; vuint32_t HVEN2:1; vuint32_t unused_1:3; vuint32_t HVEN1:1; vuint32_t unused_0:3; vuint32_t HVEN0:1; } B; } BCR; union { vuint32_t R; struct { vuint32_t unused_1:26; vuint32_t ID:2; vuint32_t unused_0:3; vuint32_t MPROT:1; } B; } MPROT; vuint8_t INTC_ADDRESSBLOCK_reserved0[8]; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t PRI:6; } B; } CPR[4]; union { vuint32_t R; struct { vuint32_t VTBA:20; vuint32_t INTVEC:10; vuint32_t unused_0:2; } B; } IACKR[4]; union { vuint32_t R; struct { vuint32_t EOI:32; } B; } EOIR[4]; union { vuint8_t R; struct { vuint8_t unused_0:6; vuint8_t SET:1; vuint8_t CLR:1; } B; } SSCIR[32]; union { vuint16_t R; struct { vuint16_t PRC_SELN:4; vuint16_t unused_1:3; vuint16_t SWTN:1; vuint16_t unused_0:2; vuint16_t PRIN:6; } B; } PSR[1024]; }; /**************************************************************************/ /* Module: IRCOSC */ /**************************************************************************/ struct IRCOSC_tag { union { vuint32_t R; struct { vuint32_t unused_1:10; vuint32_t USER_TRIM:6; vuint32_t unused_0:16; } B; } CTL; union { vuint32_t R; struct { vuint32_t unused_1:2; vuint32_t FT_CODE:6; vuint32_t unused_0:16; vuint32_t RCTRIM:8; } B; } NT; }; /**************************************************************************/ /* Module: JDC */ /**************************************************************************/ struct JDC_tag { union { vuint32_t R; struct { vuint32_t unused_1:15; vuint32_t JIN_IEN:1; vuint32_t unused_0:15; vuint32_t JOUT_IEN:1; } B; } MCR; union { vuint32_t R; struct { vuint32_t unused_3:13; vuint32_t JIN_RDY:1; vuint32_t unused_2:1; vuint32_t JIN_INT:1; vuint32_t unused_1:13; vuint32_t JOUT_RDY:1; vuint32_t unused_0:1; vuint32_t JOUT_INT:1; } B; } MSR; union { vuint32_t R; struct { vuint32_t DATA:32; } B; } JOUT_IPS; union { vuint32_t R; struct { vuint32_t DATA:32; } B; } JIN_IPS; }; /**************************************************************************/ /* Module: JTAGM */ /**************************************************************************/ struct JTAGM_tag { union { vuint32_t R; struct { vuint32_t SWRESET:1; vuint32_t EVTO0_SENSE:2; vuint32_t EVTO1_SENSE:2; vuint32_t EVTO_IE:1; vuint32_t EVTI0_ASSERT:1; vuint32_t EVTI1_ASSERT:1; vuint32_t unused_1:10; vuint32_t INTER_JTAG_FRAME_TIMER:6; vuint32_t unused_0:1; vuint32_t SIE:1; vuint32_t IIE:1; vuint32_t TCKSEL:3; vuint32_t JTAGM_JCOMP:1; vuint32_t DTM:1; } B; } MCR; union { vuint32_t R; struct { vuint32_t OVERRUN:1; vuint32_t unused_1:1; vuint32_t TXGOOD:1; vuint32_t TXERROR:1; vuint32_t RXOVFL:1; vuint32_t INVFPS:1; vuint32_t INVICLC:1; vuint32_t ILLLCT:1; vuint32_t unused_0:1; vuint32_t LVDSEN:1; vuint32_t JTAGEN:1; vuint32_t LVDSSAFE:1; vuint32_t JTAGSAFE:1; vuint32_t LVDSESC:1; vuint32_t LFASTEN:1; vuint32_t TOOL:1; vuint32_t EVTO0_EDGE:1; vuint32_t EVTO1_EDGE:1; vuint32_t SPU_INT_CLR:1; vuint32_t SPU_INT:1; vuint32_t CRC_ERR:1; vuint32_t NEXUS_ERR:1; vuint32_t IDLE:1; vuint32_t NR:1; vuint32_t CRC:8; } B; } SR; union { vuint32_t R; struct { vuint32_t TMS_HIGH:32; } B; } DOR0; union { vuint32_t R; struct { vuint32_t TMS_LOW:28; vuint32_t unused_0:4; } B; } DOR1; union { vuint32_t R; struct { vuint32_t TDI_HIGH:32; } B; } DOR2; union { vuint32_t R; struct { vuint32_t TDI_LOW:28; vuint32_t unused_0:3; vuint32_t SEND:1; } B; } DOR3; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t CRC:8; } B; } RXCRC; union { vuint32_t R; struct { vuint32_t TDO_LOW:32; } B; } DIR0; union { vuint32_t R; struct { vuint32_t TDO_HIGH:28; vuint32_t unused_0:4; } B; } DIR1; }; /**************************************************************************/ /* Module: LFAST */ /**************************************************************************/ struct LFAST_tag { union { vuint32_t R; struct { vuint32_t MSEN:1; vuint32_t unused_3:6; vuint32_t IPGDBG:1; vuint32_t unused_2:7; vuint32_t LSSEL:1; vuint32_t DRFEN:1; vuint32_t RXEN:1; vuint32_t TXEN:1; vuint32_t unused_1:8; vuint32_t TXARBD:1; vuint32_t CTSEN:1; vuint32_t unused_0:1; vuint32_t DRFRST:1; vuint32_t DATAEN:1; } B; } MCR; union { vuint32_t R; struct { vuint32_t unused_2:15; vuint32_t DRMD:1; vuint32_t unused_1:7; vuint32_t RDR:1; vuint32_t unused_0:7; vuint32_t TDR:1; } B; } SCR; union { vuint32_t R; struct { vuint32_t SMPSEL:8; vuint32_t unused_0:20; vuint32_t CORRTH:3; vuint32_t PHSSEL:1; } B; } COCR; union { vuint32_t R; struct { vuint32_t unused_1:6; vuint32_t CLKTST:1; vuint32_t LPON:1; vuint32_t unused_0:5; vuint32_t LPMOD:3; vuint32_t LPFRMTH:16; } B; } TMCR; union { vuint32_t R; struct { vuint32_t unused_0:15; vuint32_t LPCNTEN:1; vuint32_t LPFMCNT:16; } B; } ALCR; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t DRCNT:4; vuint32_t unused_0:16; } B; } RCDCR; union { vuint32_t R; struct { vuint32_t HSCNT:8; vuint32_t unused_1:4; vuint32_t LSCNT:4; vuint32_t HWKCNT:8; vuint32_t unused_0:4; vuint32_t LWKCNT:4; } B; } SLCR; union { vuint32_t R; struct { vuint32_t unused_1:14; vuint32_t ICLCSEQ:1; vuint32_t SNDICLC:1; vuint32_t unused_0:8; vuint32_t ICLCPLD:8; } B; } ICR; union { vuint32_t R; struct { vuint32_t unused_1:15; vuint32_t PNGREQ:1; vuint32_t PNGAUTO:1; vuint32_t unused_0:7; vuint32_t PNGPYLD:8; } B; } PICR; vuint8_t LFAST_ADDRESSBLOCK_reserved0[8]; union { vuint32_t R; struct { vuint32_t unused_1:10; vuint32_t RCTSMX:6; vuint32_t unused_0:10; vuint32_t RCTSMN:6; } B; } RFCR; union { vuint32_t R; struct { vuint32_t unused_2:14; vuint32_t TXIIE:1; vuint32_t TXOVIE:1; vuint32_t unused_1:11; vuint32_t TXPNGIE:1; vuint32_t unused_0:1; vuint32_t TXUNSIE:1; vuint32_t TXICLCIE:1; vuint32_t TXDTIE:1; } B; } TIER; union { vuint32_t R; struct { vuint32_t unused_2:8; vuint32_t RXUOIE:1; vuint32_t RXMNIE:1; vuint32_t RXMXIE:1; vuint32_t RXUFIE:1; vuint32_t RXOFIE:1; vuint32_t RXSZIE:1; vuint32_t RXICIE:1; vuint32_t RXLCEIE:1; vuint32_t unused_1:12; vuint32_t RXCTSIE:1; vuint32_t RXDIE:1; vuint32_t RXUNSIE:1; vuint32_t unused_0:1; } B; } RIER; union { vuint32_t R; struct { vuint32_t unused_0:18; vuint32_t ICPFIE:1; vuint32_t ICPSIE:1; vuint32_t ICPRIE:1; vuint32_t ICTOIE:1; vuint32_t ICLPIE:1; vuint32_t ICCTIE:1; vuint32_t ICTDIE:1; vuint32_t ICTEIE:1; vuint32_t ICRFIE:1; vuint32_t ICRSIE:1; vuint32_t ICTFIE:1; vuint32_t ICTSIE:1; vuint32_t ICPOFIE:1; vuint32_t ICPONIE:1; } B; } RIIER; union { vuint32_t R; struct { vuint32_t IPTMOD:3; vuint32_t unused_1:11; vuint32_t SWPOFF:1; vuint32_t SWPON:1; vuint32_t REFINV:1; vuint32_t LPCFG:2; vuint32_t unused_0:2; vuint32_t PLCKCW:2; vuint32_t FDIVEN:1; vuint32_t FBDIV:6; vuint32_t PREDIV:2; } B; } PLLCR; union { vuint32_t R; struct { vuint32_t unused_1:8; vuint32_t SWWKLD:1; vuint32_t SWSLPLD:1; vuint32_t SWWKLR:1; vuint32_t SWSLPLR:1; vuint32_t SWOFFLD:1; vuint32_t SWONLD:1; vuint32_t SWOFFLR:1; vuint32_t SWONLR:1; vuint32_t LVRXOFF:1; vuint32_t LVTXOE:1; vuint32_t TXCMUX:1; vuint32_t LVRFEN:1; vuint32_t LVLPEN:1; vuint32_t unused_0:5; vuint32_t LVRXOP:3; vuint32_t LVTXOP:1; vuint32_t LVCKSS:1; vuint32_t LVCKP:1; } B; } LCR; union { vuint32_t R; struct { vuint32_t unused_1:15; vuint32_t USNDRQ:1; vuint32_t unused_0:9; vuint32_t UNSHDR:7; } B; } UNSTCR; union { vuint32_t R; struct { vuint32_t UNTXD:32; } B; } UNSTDRN[9]; vuint8_t LFAST_ADDRESSBLOCK_reserved1[20]; union { vuint32_t R; struct { vuint32_t DUALMD:1; vuint32_t unused_1:12; vuint32_t LRMD:1; vuint32_t LDSM:1; vuint32_t DRSM:1; vuint32_t unused_0:11; vuint32_t LPTXDN:1; vuint32_t LPFPDV:1; vuint32_t LPCPDV:1; vuint32_t LPCHDV:1; vuint32_t LPCSDV:1; } B; } GSR; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t RXPNGD:8; } B; } PISR; vuint8_t LFAST_ADDRESSBLOCK_reserved2[12]; union { vuint32_t R; struct { vuint32_t unused_3:2; vuint32_t RXDCNT:6; vuint32_t unused_2:5; vuint32_t RXFCNT:3; vuint32_t unused_1:2; vuint32_t TXDCNT:6; vuint32_t unused_0:5; vuint32_t TXFCNT:3; } B; } DFSR; union { vuint32_t R; struct { vuint32_t unused_2:14; vuint32_t TXIEF:1; vuint32_t TXOVF:1; vuint32_t unused_1:11; vuint32_t TXPNGF:1; vuint32_t unused_0:1; vuint32_t TXUNSF:1; vuint32_t TXICLCF:1; vuint32_t TXDTF:1; } B; } TISR; union { vuint32_t R; struct { vuint32_t unused_2:8; vuint32_t RXUOF:1; vuint32_t RXMNF:1; vuint32_t RXMXF:1; vuint32_t RXUFF:1; vuint32_t RXOFF:1; vuint32_t RXSZF:1; vuint32_t RXICF:1; vuint32_t RXLCEF:1; vuint32_t unused_1:12; vuint32_t RXCTSF:1; vuint32_t RXDF:1; vuint32_t RXUNSF:1; vuint32_t unused_0:1; } B; } RISR; union { vuint32_t R; struct { vuint32_t unused_0:18; vuint32_t ICPFF:1; vuint32_t ICPSF:1; vuint32_t ICPRF:1; vuint32_t ICTOF:1; vuint32_t ICLPF:1; vuint32_t ICCTF:1; vuint32_t ICTDF:1; vuint32_t ICTEF:1; vuint32_t ICRFF:1; vuint32_t ICRSF:1; vuint32_t ICTFF:1; vuint32_t ICTSF:1; vuint32_t ICPOFF:1; vuint32_t ICPONF:1; } B; } RIISR; union { vuint32_t R; struct { vuint32_t unused_1:14; vuint32_t PLLDIS:1; vuint32_t PLDCR:1; vuint32_t unused_0:12; vuint32_t LRSLPS:1; vuint32_t LDSLPS:1; vuint32_t LDPDS:1; vuint32_t LRPDS:1; } B; } PLLLSR; union { vuint32_t R; struct { vuint32_t unused_1:23; vuint32_t URXDV:1; vuint32_t unused_0:5; vuint32_t URPCNT:3; } B; } UNSRSR; union { vuint32_t R; struct { vuint32_t UNRXD:32; } B; } UNSRDRN[9]; }; /**************************************************************************/ /* Module: LINFLEXD_0 */ /**************************************************************************/ struct LINFLEXD_0_tag { union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t CCD:1; vuint32_t CFD:1; vuint32_t LASE:1; vuint32_t AUTOWU:1; vuint32_t MBL:4; vuint32_t BF:1; vuint32_t unused_0:1; vuint32_t LBKM:1; vuint32_t MME:1; vuint32_t SSBL:1; vuint32_t RBLM:1; vuint32_t SLEEP:1; vuint32_t INIT:1; } B; } LINCR1; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZIE:1; vuint32_t OCIE:1; vuint32_t BEIE:1; vuint32_t CEIE:1; vuint32_t HEIE:1; vuint32_t unused_0:2; vuint32_t FEIE:1; vuint32_t BOIE:1; vuint32_t LSIE:1; vuint32_t WUIE:1; vuint32_t DBFIE:1; vuint32_t DBEIETOIE:1; vuint32_t DRIE:1; vuint32_t DTIE:1; vuint32_t HRIE:1; } B; } LINIER; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t AUTOSYNC_COMP:1; vuint32_t RDC:3; vuint32_t LINS:4; vuint32_t unused_0:2; vuint32_t RMB:1; vuint32_t DRBNE:1; vuint32_t RXBUSY:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t DBFF:1; vuint32_t DBEF:1; vuint32_t DRF:1; vuint32_t DTF:1; vuint32_t HRF:1; } B; } LINSR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t BEF:1; vuint32_t CEF:1; vuint32_t SFEF:1; vuint32_t SDEF:1; vuint32_t IDPEF:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t unused_0:6; vuint32_t NF:1; } B; } LINESR; union { vuint32_t R; struct { vuint32_t MIS:1; vuint32_t CSP:3; vuint32_t OSR:4; vuint32_t ROSE:1; vuint32_t NEF:3; vuint32_t DTU_PCETX:1; vuint32_t SBUR:2; vuint32_t WLS:1; vuint32_t TDFL_TFC:3; vuint32_t RDFL_RFC:3; vuint32_t RFBM:1; vuint32_t TFBM:1; vuint32_t WL1:1; vuint32_t PC1:1; vuint32_t RXEN:1; vuint32_t TXEN:1; vuint32_t PC0:1; vuint32_t PCE:1; vuint32_t WL0:1; vuint32_t UART:1; } B; } UARTCR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t PE:4; vuint32_t RMB:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t RFNE:1; vuint32_t TO:1; vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/ vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/ vuint32_t NF:1; } B; } UARTSR; union { vuint32_t R; struct { vuint32_t unused_0:21; vuint32_t MODE:1; vuint32_t IOT:1; vuint32_t TOCE:1; vuint32_t CNT:8; } B; } LINTCSR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t OC2:8; vuint32_t OC1:8; } B; } LINOCR; union { vuint32_t R; struct { vuint32_t unused_1:20; vuint32_t RTO:4; vuint32_t unused_0:1; vuint32_t HTO:7; } B; } LINTOCR; union { vuint32_t R; struct { vuint32_t unused_0:28; vuint32_t FBR:4; } B; } LINFBRR; union { vuint32_t R; struct { vuint32_t unused_0:12; vuint32_t IBR:20; } B; } LINIBRR; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t CF:8; } B; } LINCFR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t TBDE:1; vuint32_t IOBE:1; vuint32_t IOPE:1; vuint32_t WURQ:1; vuint32_t DDRQ:1; vuint32_t DTRQ:1; vuint32_t ABRQ:1; vuint32_t HTRQ:1; vuint32_t unused_0:8; } B; } LINCR2; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t DFL:6; vuint32_t DIR:1; vuint32_t CCS:1; vuint32_t unused_0:2; vuint32_t ID:6; } B; } BIDR; union { vuint32_t R; struct { vuint32_t DATA3:8; vuint32_t DATA2:8; vuint32_t DATA1:8; vuint32_t DATA0:8; } B; } BDRL; union { vuint32_t R; struct { vuint32_t DATA7:8; vuint32_t DATA6:8; vuint32_t DATA5:8; vuint32_t DATA4:8; } B; } BDRM; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t FACT:16; } B; } IFER; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t IFMI:5; } B; } IFMI; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t IFM:8; } B; } IFMR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t DFL:6; vuint32_t DIR:1; vuint32_t CCS:1; vuint32_t unused_0:2; vuint32_t ID:6; } B; } IFCRN[16]; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t TDFBM:1; vuint32_t RDFBM:1; vuint32_t TDLIS:1; vuint32_t RDLIS:1; vuint32_t STOP:1; vuint32_t SR:1; } B; } GCR; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t PTO:12; } B; } UARTPTO; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t CTO:12; } B; } UARTCTO; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DTE:16; } B; } DMATXE; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DRE:16; } B; } DMARXE; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t IFD:5; vuint32_t EN:1; } B; } PTD; }; /**************************************************************************/ /* Module: LINFLEXD_10 */ /**************************************************************************/ struct LINFLEXD_10_tag { union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t CCD:1; vuint32_t CFD:1; vuint32_t LASE:1; vuint32_t AUTOWU:1; vuint32_t MBL:4; vuint32_t BF:1; vuint32_t unused_0:1; vuint32_t LBKM:1; vuint32_t MME:1; vuint32_t SSBL:1; vuint32_t RBLM:1; vuint32_t SLEEP:1; vuint32_t INIT:1; } B; } LINCR1; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZIE:1; vuint32_t OCIE:1; vuint32_t BEIE:1; vuint32_t CEIE:1; vuint32_t HEIE:1; vuint32_t unused_0:2; vuint32_t FEIE:1; vuint32_t BOIE:1; vuint32_t LSIE:1; vuint32_t WUIE:1; vuint32_t DBFIE:1; vuint32_t DBEIETOIE:1; vuint32_t DRIE:1; vuint32_t DTIE:1; vuint32_t HRIE:1; } B; } LINIER; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t AUTOSYNC_COMP:1; vuint32_t RDC:3; vuint32_t LINS:4; vuint32_t unused_0:2; vuint32_t RMB:1; vuint32_t DRBNE:1; vuint32_t RXBUSY:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t DBFF:1; vuint32_t DBEF:1; vuint32_t DRF:1; vuint32_t DTF:1; vuint32_t HRF:1; } B; } LINSR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t BEF:1; vuint32_t CEF:1; vuint32_t SFEF:1; vuint32_t SDEF:1; vuint32_t IDPEF:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t unused_0:6; vuint32_t NF:1; } B; } LINESR; union { vuint32_t R; struct { vuint32_t MIS:1; vuint32_t CSP:3; vuint32_t OSR:4; vuint32_t ROSE:1; vuint32_t NEF:3; vuint32_t DTU_PCETX:1; vuint32_t SBUR:2; vuint32_t WLS:1; vuint32_t TDFL_TFC:3; vuint32_t RDFL_RFC:3; vuint32_t RFBM:1; vuint32_t TFBM:1; vuint32_t WL1:1; vuint32_t PC1:1; vuint32_t RXEN:1; vuint32_t TXEN:1; vuint32_t PC0:1; vuint32_t PCE:1; vuint32_t WL0:1; vuint32_t UART:1; } B; } UARTCR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t PE:4; vuint32_t RMB:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t RFNE:1; vuint32_t TO:1; vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/ vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/ vuint32_t NF:1; } B; } UARTSR; union { vuint32_t R; struct { vuint32_t unused_0:21; vuint32_t MODE:1; vuint32_t IOT:1; vuint32_t TOCE:1; vuint32_t CNT:8; } B; } LINTCSR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t OC2:8; vuint32_t OC1:8; } B; } LINOCR; union { vuint32_t R; struct { vuint32_t unused_1:20; vuint32_t RTO:4; vuint32_t unused_0:1; vuint32_t HTO:7; } B; } LINTOCR; union { vuint32_t R; struct { vuint32_t unused_0:28; vuint32_t FBR:4; } B; } LINFBRR; union { vuint32_t R; struct { vuint32_t unused_0:12; vuint32_t IBR:20; } B; } LINIBRR; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t CF:8; } B; } LINCFR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t TBDE:1; vuint32_t IOBE:1; vuint32_t IOPE:1; vuint32_t WURQ:1; vuint32_t DDRQ:1; vuint32_t DTRQ:1; vuint32_t ABRQ:1; vuint32_t HTRQ:1; vuint32_t unused_0:8; } B; } LINCR2; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t DFL:6; vuint32_t DIR:1; vuint32_t CCS:1; vuint32_t unused_0:2; vuint32_t ID:6; } B; } BIDR; union { vuint32_t R; struct { vuint32_t DATA3:8; vuint32_t DATA2:8; vuint32_t DATA1:8; vuint32_t DATA0:8; } B; } BDRL; union { vuint32_t R; struct { vuint32_t DATA7:8; vuint32_t DATA6:8; vuint32_t DATA5:8; vuint32_t DATA4:8; } B; } BDRM; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t FACT:16; } B; } IFER; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t IFMI:5; } B; } IFMI; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t IFM:8; } B; } IFMR; vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64]; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t TDFBM:1; vuint32_t RDFBM:1; vuint32_t TDLIS:1; vuint32_t RDLIS:1; vuint32_t STOP:1; vuint32_t SR:1; } B; } GCR; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t PTO:12; } B; } UARTPTO; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t CTO:12; } B; } UARTCTO; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DTE:16; } B; } DMATXE; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DRE:16; } B; } DMARXE; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t IFD:5; vuint32_t EN:1; } B; } PTD; }; /**************************************************************************/ /* Module: LINFLEXD_11 */ /**************************************************************************/ struct LINFLEXD_11_tag { union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t CCD:1; vuint32_t CFD:1; vuint32_t LASE:1; vuint32_t AUTOWU:1; vuint32_t MBL:4; vuint32_t BF:1; vuint32_t unused_0:1; vuint32_t LBKM:1; vuint32_t MME:1; vuint32_t SSBL:1; vuint32_t RBLM:1; vuint32_t SLEEP:1; vuint32_t INIT:1; } B; } LINCR1; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZIE:1; vuint32_t OCIE:1; vuint32_t BEIE:1; vuint32_t CEIE:1; vuint32_t HEIE:1; vuint32_t unused_0:2; vuint32_t FEIE:1; vuint32_t BOIE:1; vuint32_t LSIE:1; vuint32_t WUIE:1; vuint32_t DBFIE:1; vuint32_t DBEIETOIE:1; vuint32_t DRIE:1; vuint32_t DTIE:1; vuint32_t HRIE:1; } B; } LINIER; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t AUTOSYNC_COMP:1; vuint32_t RDC:3; vuint32_t LINS:4; vuint32_t unused_0:2; vuint32_t RMB:1; vuint32_t DRBNE:1; vuint32_t RXBUSY:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t DBFF:1; vuint32_t DBEF:1; vuint32_t DRF:1; vuint32_t DTF:1; vuint32_t HRF:1; } B; } LINSR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t BEF:1; vuint32_t CEF:1; vuint32_t SFEF:1; vuint32_t SDEF:1; vuint32_t IDPEF:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t unused_0:6; vuint32_t NF:1; } B; } LINESR; union { vuint32_t R; struct { vuint32_t MIS:1; vuint32_t CSP:3; vuint32_t OSR:4; vuint32_t ROSE:1; vuint32_t NEF:3; vuint32_t DTU_PCETX:1; vuint32_t SBUR:2; vuint32_t WLS:1; vuint32_t TDFL_TFC:3; vuint32_t RDFL_RFC:3; vuint32_t RFBM:1; vuint32_t TFBM:1; vuint32_t WL1:1; vuint32_t PC1:1; vuint32_t RXEN:1; vuint32_t TXEN:1; vuint32_t PC0:1; vuint32_t PCE:1; vuint32_t WL0:1; vuint32_t UART:1; } B; } UARTCR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t PE:4; vuint32_t RMB:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t RFNE:1; vuint32_t TO:1; vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/ vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/ vuint32_t NF:1; } B; } UARTSR; union { vuint32_t R; struct { vuint32_t unused_0:21; vuint32_t MODE:1; vuint32_t IOT:1; vuint32_t TOCE:1; vuint32_t CNT:8; } B; } LINTCSR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t OC2:8; vuint32_t OC1:8; } B; } LINOCR; union { vuint32_t R; struct { vuint32_t unused_1:20; vuint32_t RTO:4; vuint32_t unused_0:1; vuint32_t HTO:7; } B; } LINTOCR; union { vuint32_t R; struct { vuint32_t unused_0:28; vuint32_t FBR:4; } B; } LINFBRR; union { vuint32_t R; struct { vuint32_t unused_0:12; vuint32_t IBR:20; } B; } LINIBRR; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t CF:8; } B; } LINCFR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t TBDE:1; vuint32_t IOBE:1; vuint32_t IOPE:1; vuint32_t WURQ:1; vuint32_t DDRQ:1; vuint32_t DTRQ:1; vuint32_t ABRQ:1; vuint32_t HTRQ:1; vuint32_t unused_0:8; } B; } LINCR2; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t DFL:6; vuint32_t DIR:1; vuint32_t CCS:1; vuint32_t unused_0:2; vuint32_t ID:6; } B; } BIDR; union { vuint32_t R; struct { vuint32_t DATA3:8; vuint32_t DATA2:8; vuint32_t DATA1:8; vuint32_t DATA0:8; } B; } BDRL; union { vuint32_t R; struct { vuint32_t DATA7:8; vuint32_t DATA6:8; vuint32_t DATA5:8; vuint32_t DATA4:8; } B; } BDRM; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t FACT:16; } B; } IFER; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t IFMI:5; } B; } IFMI; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t IFM:8; } B; } IFMR; vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64]; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t TDFBM:1; vuint32_t RDFBM:1; vuint32_t TDLIS:1; vuint32_t RDLIS:1; vuint32_t STOP:1; vuint32_t SR:1; } B; } GCR; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t PTO:12; } B; } UARTPTO; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t CTO:12; } B; } UARTCTO; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DTE:16; } B; } DMATXE; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DRE:16; } B; } DMARXE; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t IFD:5; vuint32_t EN:1; } B; } PTD; }; /**************************************************************************/ /* Module: LINFLEXD_12 */ /**************************************************************************/ struct LINFLEXD_12_tag { union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t CCD:1; vuint32_t CFD:1; vuint32_t LASE:1; vuint32_t AUTOWU:1; vuint32_t MBL:4; vuint32_t BF:1; vuint32_t unused_0:1; vuint32_t LBKM:1; vuint32_t MME:1; vuint32_t SSBL:1; vuint32_t RBLM:1; vuint32_t SLEEP:1; vuint32_t INIT:1; } B; } LINCR1; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZIE:1; vuint32_t OCIE:1; vuint32_t BEIE:1; vuint32_t CEIE:1; vuint32_t HEIE:1; vuint32_t unused_0:2; vuint32_t FEIE:1; vuint32_t BOIE:1; vuint32_t LSIE:1; vuint32_t WUIE:1; vuint32_t DBFIE:1; vuint32_t DBEIETOIE:1; vuint32_t DRIE:1; vuint32_t DTIE:1; vuint32_t HRIE:1; } B; } LINIER; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t AUTOSYNC_COMP:1; vuint32_t RDC:3; vuint32_t LINS:4; vuint32_t unused_0:2; vuint32_t RMB:1; vuint32_t DRBNE:1; vuint32_t RXBUSY:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t DBFF:1; vuint32_t DBEF:1; vuint32_t DRF:1; vuint32_t DTF:1; vuint32_t HRF:1; } B; } LINSR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t BEF:1; vuint32_t CEF:1; vuint32_t SFEF:1; vuint32_t SDEF:1; vuint32_t IDPEF:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t unused_0:6; vuint32_t NF:1; } B; } LINESR; union { vuint32_t R; struct { vuint32_t MIS:1; vuint32_t CSP:3; vuint32_t OSR:4; vuint32_t ROSE:1; vuint32_t NEF:3; vuint32_t DTU_PCETX:1; vuint32_t SBUR:2; vuint32_t WLS:1; vuint32_t TDFL_TFC:3; vuint32_t RDFL_RFC:3; vuint32_t RFBM:1; vuint32_t TFBM:1; vuint32_t WL1:1; vuint32_t PC1:1; vuint32_t RXEN:1; vuint32_t TXEN:1; vuint32_t PC0:1; vuint32_t PCE:1; vuint32_t WL0:1; vuint32_t UART:1; } B; } UARTCR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t PE:4; vuint32_t RMB:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t RFNE:1; vuint32_t TO:1; vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/ vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/ vuint32_t NF:1; } B; } UARTSR; union { vuint32_t R; struct { vuint32_t unused_0:21; vuint32_t MODE:1; vuint32_t IOT:1; vuint32_t TOCE:1; vuint32_t CNT:8; } B; } LINTCSR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t OC2:8; vuint32_t OC1:8; } B; } LINOCR; union { vuint32_t R; struct { vuint32_t unused_1:20; vuint32_t RTO:4; vuint32_t unused_0:1; vuint32_t HTO:7; } B; } LINTOCR; union { vuint32_t R; struct { vuint32_t unused_0:28; vuint32_t FBR:4; } B; } LINFBRR; union { vuint32_t R; struct { vuint32_t unused_0:12; vuint32_t IBR:20; } B; } LINIBRR; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t CF:8; } B; } LINCFR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t TBDE:1; vuint32_t IOBE:1; vuint32_t IOPE:1; vuint32_t WURQ:1; vuint32_t DDRQ:1; vuint32_t DTRQ:1; vuint32_t ABRQ:1; vuint32_t HTRQ:1; vuint32_t unused_0:8; } B; } LINCR2; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t DFL:6; vuint32_t DIR:1; vuint32_t CCS:1; vuint32_t unused_0:2; vuint32_t ID:6; } B; } BIDR; union { vuint32_t R; struct { vuint32_t DATA3:8; vuint32_t DATA2:8; vuint32_t DATA1:8; vuint32_t DATA0:8; } B; } BDRL; union { vuint32_t R; struct { vuint32_t DATA7:8; vuint32_t DATA6:8; vuint32_t DATA5:8; vuint32_t DATA4:8; } B; } BDRM; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t FACT:16; } B; } IFER; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t IFMI:5; } B; } IFMI; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t IFM:8; } B; } IFMR; vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64]; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t TDFBM:1; vuint32_t RDFBM:1; vuint32_t TDLIS:1; vuint32_t RDLIS:1; vuint32_t STOP:1; vuint32_t SR:1; } B; } GCR; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t PTO:12; } B; } UARTPTO; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t CTO:12; } B; } UARTCTO; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DTE:16; } B; } DMATXE; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DRE:16; } B; } DMARXE; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t IFD:5; vuint32_t EN:1; } B; } PTD; }; /**************************************************************************/ /* Module: LINFLEXD_13 */ /**************************************************************************/ struct LINFLEXD_13_tag { union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t CCD:1; vuint32_t CFD:1; vuint32_t LASE:1; vuint32_t AUTOWU:1; vuint32_t MBL:4; vuint32_t BF:1; vuint32_t unused_0:1; vuint32_t LBKM:1; vuint32_t MME:1; vuint32_t SSBL:1; vuint32_t RBLM:1; vuint32_t SLEEP:1; vuint32_t INIT:1; } B; } LINCR1; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZIE:1; vuint32_t OCIE:1; vuint32_t BEIE:1; vuint32_t CEIE:1; vuint32_t HEIE:1; vuint32_t unused_0:2; vuint32_t FEIE:1; vuint32_t BOIE:1; vuint32_t LSIE:1; vuint32_t WUIE:1; vuint32_t DBFIE:1; vuint32_t DBEIETOIE:1; vuint32_t DRIE:1; vuint32_t DTIE:1; vuint32_t HRIE:1; } B; } LINIER; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t AUTOSYNC_COMP:1; vuint32_t RDC:3; vuint32_t LINS:4; vuint32_t unused_0:2; vuint32_t RMB:1; vuint32_t DRBNE:1; vuint32_t RXBUSY:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t DBFF:1; vuint32_t DBEF:1; vuint32_t DRF:1; vuint32_t DTF:1; vuint32_t HRF:1; } B; } LINSR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t BEF:1; vuint32_t CEF:1; vuint32_t SFEF:1; vuint32_t SDEF:1; vuint32_t IDPEF:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t unused_0:6; vuint32_t NF:1; } B; } LINESR; union { vuint32_t R; struct { vuint32_t MIS:1; vuint32_t CSP:3; vuint32_t OSR:4; vuint32_t ROSE:1; vuint32_t NEF:3; vuint32_t DTU_PCETX:1; vuint32_t SBUR:2; vuint32_t WLS:1; vuint32_t TDFL_TFC:3; vuint32_t RDFL_RFC:3; vuint32_t RFBM:1; vuint32_t TFBM:1; vuint32_t WL1:1; vuint32_t PC1:1; vuint32_t RXEN:1; vuint32_t TXEN:1; vuint32_t PC0:1; vuint32_t PCE:1; vuint32_t WL0:1; vuint32_t UART:1; } B; } UARTCR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t PE:4; vuint32_t RMB:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t RFNE:1; vuint32_t TO:1; vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/ vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/ vuint32_t NF:1; } B; } UARTSR; union { vuint32_t R; struct { vuint32_t unused_0:21; vuint32_t MODE:1; vuint32_t IOT:1; vuint32_t TOCE:1; vuint32_t CNT:8; } B; } LINTCSR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t OC2:8; vuint32_t OC1:8; } B; } LINOCR; union { vuint32_t R; struct { vuint32_t unused_1:20; vuint32_t RTO:4; vuint32_t unused_0:1; vuint32_t HTO:7; } B; } LINTOCR; union { vuint32_t R; struct { vuint32_t unused_0:28; vuint32_t FBR:4; } B; } LINFBRR; union { vuint32_t R; struct { vuint32_t unused_0:12; vuint32_t IBR:20; } B; } LINIBRR; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t CF:8; } B; } LINCFR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t TBDE:1; vuint32_t IOBE:1; vuint32_t IOPE:1; vuint32_t WURQ:1; vuint32_t DDRQ:1; vuint32_t DTRQ:1; vuint32_t ABRQ:1; vuint32_t HTRQ:1; vuint32_t unused_0:8; } B; } LINCR2; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t DFL:6; vuint32_t DIR:1; vuint32_t CCS:1; vuint32_t unused_0:2; vuint32_t ID:6; } B; } BIDR; union { vuint32_t R; struct { vuint32_t DATA3:8; vuint32_t DATA2:8; vuint32_t DATA1:8; vuint32_t DATA0:8; } B; } BDRL; union { vuint32_t R; struct { vuint32_t DATA7:8; vuint32_t DATA6:8; vuint32_t DATA5:8; vuint32_t DATA4:8; } B; } BDRM; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t FACT:16; } B; } IFER; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t IFMI:5; } B; } IFMI; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t IFM:8; } B; } IFMR; vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64]; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t TDFBM:1; vuint32_t RDFBM:1; vuint32_t TDLIS:1; vuint32_t RDLIS:1; vuint32_t STOP:1; vuint32_t SR:1; } B; } GCR; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t PTO:12; } B; } UARTPTO; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t CTO:12; } B; } UARTCTO; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DTE:16; } B; } DMATXE; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DRE:16; } B; } DMARXE; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t IFD:5; vuint32_t EN:1; } B; } PTD; }; /**************************************************************************/ /* Module: LINFLEXD_14 */ /**************************************************************************/ struct LINFLEXD_14_tag { union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t CCD:1; vuint32_t CFD:1; vuint32_t LASE:1; vuint32_t AUTOWU:1; vuint32_t MBL:4; vuint32_t BF:1; vuint32_t unused_0:1; vuint32_t LBKM:1; vuint32_t MME:1; vuint32_t SSBL:1; vuint32_t RBLM:1; vuint32_t SLEEP:1; vuint32_t INIT:1; } B; } LINCR1; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZIE:1; vuint32_t OCIE:1; vuint32_t BEIE:1; vuint32_t CEIE:1; vuint32_t HEIE:1; vuint32_t unused_0:2; vuint32_t FEIE:1; vuint32_t BOIE:1; vuint32_t LSIE:1; vuint32_t WUIE:1; vuint32_t DBFIE:1; vuint32_t DBEIETOIE:1; vuint32_t DRIE:1; vuint32_t DTIE:1; vuint32_t HRIE:1; } B; } LINIER; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t AUTOSYNC_COMP:1; vuint32_t RDC:3; vuint32_t LINS:4; vuint32_t unused_0:2; vuint32_t RMB:1; vuint32_t DRBNE:1; vuint32_t RXBUSY:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t DBFF:1; vuint32_t DBEF:1; vuint32_t DRF:1; vuint32_t DTF:1; vuint32_t HRF:1; } B; } LINSR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t BEF:1; vuint32_t CEF:1; vuint32_t SFEF:1; vuint32_t SDEF:1; vuint32_t IDPEF:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t unused_0:6; vuint32_t NF:1; } B; } LINESR; union { vuint32_t R; struct { vuint32_t MIS:1; vuint32_t CSP:3; vuint32_t OSR:4; vuint32_t ROSE:1; vuint32_t NEF:3; vuint32_t DTU_PCETX:1; vuint32_t SBUR:2; vuint32_t WLS:1; vuint32_t TDFL_TFC:3; vuint32_t RDFL_RFC:3; vuint32_t RFBM:1; vuint32_t TFBM:1; vuint32_t WL1:1; vuint32_t PC1:1; vuint32_t RXEN:1; vuint32_t TXEN:1; vuint32_t PC0:1; vuint32_t PCE:1; vuint32_t WL0:1; vuint32_t UART:1; } B; } UARTCR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t PE:4; vuint32_t RMB:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t RFNE:1; vuint32_t TO:1; vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/ vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/ vuint32_t NF:1; } B; } UARTSR; union { vuint32_t R; struct { vuint32_t unused_0:21; vuint32_t MODE:1; vuint32_t IOT:1; vuint32_t TOCE:1; vuint32_t CNT:8; } B; } LINTCSR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t OC2:8; vuint32_t OC1:8; } B; } LINOCR; union { vuint32_t R; struct { vuint32_t unused_1:20; vuint32_t RTO:4; vuint32_t unused_0:1; vuint32_t HTO:7; } B; } LINTOCR; union { vuint32_t R; struct { vuint32_t unused_0:28; vuint32_t FBR:4; } B; } LINFBRR; union { vuint32_t R; struct { vuint32_t unused_0:12; vuint32_t IBR:20; } B; } LINIBRR; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t CF:8; } B; } LINCFR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t TBDE:1; vuint32_t IOBE:1; vuint32_t IOPE:1; vuint32_t WURQ:1; vuint32_t DDRQ:1; vuint32_t DTRQ:1; vuint32_t ABRQ:1; vuint32_t HTRQ:1; vuint32_t unused_0:8; } B; } LINCR2; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t DFL:6; vuint32_t DIR:1; vuint32_t CCS:1; vuint32_t unused_0:2; vuint32_t ID:6; } B; } BIDR; union { vuint32_t R; struct { vuint32_t DATA3:8; vuint32_t DATA2:8; vuint32_t DATA1:8; vuint32_t DATA0:8; } B; } BDRL; union { vuint32_t R; struct { vuint32_t DATA7:8; vuint32_t DATA6:8; vuint32_t DATA5:8; vuint32_t DATA4:8; } B; } BDRM; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t FACT:16; } B; } IFER; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t IFMI:5; } B; } IFMI; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t IFM:8; } B; } IFMR; vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64]; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t TDFBM:1; vuint32_t RDFBM:1; vuint32_t TDLIS:1; vuint32_t RDLIS:1; vuint32_t STOP:1; vuint32_t SR:1; } B; } GCR; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t PTO:12; } B; } UARTPTO; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t CTO:12; } B; } UARTCTO; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DTE:16; } B; } DMATXE; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DRE:16; } B; } DMARXE; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t IFD:5; vuint32_t EN:1; } B; } PTD; }; /**************************************************************************/ /* Module: LINFLEXD_15 */ /**************************************************************************/ struct LINFLEXD_15_tag { union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t CCD:1; vuint32_t CFD:1; vuint32_t LASE:1; vuint32_t AUTOWU:1; vuint32_t MBL:4; vuint32_t BF:1; vuint32_t unused_0:1; vuint32_t LBKM:1; vuint32_t MME:1; vuint32_t SSBL:1; vuint32_t RBLM:1; vuint32_t SLEEP:1; vuint32_t INIT:1; } B; } LINCR1; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZIE:1; vuint32_t OCIE:1; vuint32_t BEIE:1; vuint32_t CEIE:1; vuint32_t HEIE:1; vuint32_t unused_0:2; vuint32_t FEIE:1; vuint32_t BOIE:1; vuint32_t LSIE:1; vuint32_t WUIE:1; vuint32_t DBFIE:1; vuint32_t DBEIETOIE:1; vuint32_t DRIE:1; vuint32_t DTIE:1; vuint32_t HRIE:1; } B; } LINIER; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t AUTOSYNC_COMP:1; vuint32_t RDC:3; vuint32_t LINS:4; vuint32_t unused_0:2; vuint32_t RMB:1; vuint32_t DRBNE:1; vuint32_t RXBUSY:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t DBFF:1; vuint32_t DBEF:1; vuint32_t DRF:1; vuint32_t DTF:1; vuint32_t HRF:1; } B; } LINSR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t BEF:1; vuint32_t CEF:1; vuint32_t SFEF:1; vuint32_t SDEF:1; vuint32_t IDPEF:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t unused_0:6; vuint32_t NF:1; } B; } LINESR; union { vuint32_t R; struct { vuint32_t MIS:1; vuint32_t CSP:3; vuint32_t OSR:4; vuint32_t ROSE:1; vuint32_t NEF:3; vuint32_t DTU_PCETX:1; vuint32_t SBUR:2; vuint32_t WLS:1; vuint32_t TDFL_TFC:3; vuint32_t RDFL_RFC:3; vuint32_t RFBM:1; vuint32_t TFBM:1; vuint32_t WL1:1; vuint32_t PC1:1; vuint32_t RXEN:1; vuint32_t TXEN:1; vuint32_t PC0:1; vuint32_t PCE:1; vuint32_t WL0:1; vuint32_t UART:1; } B; } UARTCR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t PE:4; vuint32_t RMB:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t RFNE:1; vuint32_t TO:1; vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/ vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/ vuint32_t NF:1; } B; } UARTSR; union { vuint32_t R; struct { vuint32_t unused_0:21; vuint32_t MODE:1; vuint32_t IOT:1; vuint32_t TOCE:1; vuint32_t CNT:8; } B; } LINTCSR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t OC2:8; vuint32_t OC1:8; } B; } LINOCR; union { vuint32_t R; struct { vuint32_t unused_1:20; vuint32_t RTO:4; vuint32_t unused_0:1; vuint32_t HTO:7; } B; } LINTOCR; union { vuint32_t R; struct { vuint32_t unused_0:28; vuint32_t FBR:4; } B; } LINFBRR; union { vuint32_t R; struct { vuint32_t unused_0:12; vuint32_t IBR:20; } B; } LINIBRR; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t CF:8; } B; } LINCFR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t TBDE:1; vuint32_t IOBE:1; vuint32_t IOPE:1; vuint32_t WURQ:1; vuint32_t DDRQ:1; vuint32_t DTRQ:1; vuint32_t ABRQ:1; vuint32_t HTRQ:1; vuint32_t unused_0:8; } B; } LINCR2; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t DFL:6; vuint32_t DIR:1; vuint32_t CCS:1; vuint32_t unused_0:2; vuint32_t ID:6; } B; } BIDR; union { vuint32_t R; struct { vuint32_t DATA3:8; vuint32_t DATA2:8; vuint32_t DATA1:8; vuint32_t DATA0:8; } B; } BDRL; union { vuint32_t R; struct { vuint32_t DATA7:8; vuint32_t DATA6:8; vuint32_t DATA5:8; vuint32_t DATA4:8; } B; } BDRM; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t FACT:16; } B; } IFER; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t IFMI:5; } B; } IFMI; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t IFM:8; } B; } IFMR; vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64]; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t TDFBM:1; vuint32_t RDFBM:1; vuint32_t TDLIS:1; vuint32_t RDLIS:1; vuint32_t STOP:1; vuint32_t SR:1; } B; } GCR; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t PTO:12; } B; } UARTPTO; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t CTO:12; } B; } UARTCTO; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DTE:16; } B; } DMATXE; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DRE:16; } B; } DMARXE; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t IFD:5; vuint32_t EN:1; } B; } PTD; }; /**************************************************************************/ /* Module: LINFLEXD_1 */ /**************************************************************************/ struct LINFLEXD_1_tag { union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t CCD:1; vuint32_t CFD:1; vuint32_t LASE:1; vuint32_t AUTOWU:1; vuint32_t MBL:4; vuint32_t BF:1; vuint32_t unused_0:1; vuint32_t LBKM:1; vuint32_t MME:1; vuint32_t SSBL:1; vuint32_t RBLM:1; vuint32_t SLEEP:1; vuint32_t INIT:1; } B; } LINCR1; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZIE:1; vuint32_t OCIE:1; vuint32_t BEIE:1; vuint32_t CEIE:1; vuint32_t HEIE:1; vuint32_t unused_0:2; vuint32_t FEIE:1; vuint32_t BOIE:1; vuint32_t LSIE:1; vuint32_t WUIE:1; vuint32_t DBFIE:1; vuint32_t DBEIETOIE:1; vuint32_t DRIE:1; vuint32_t DTIE:1; vuint32_t HRIE:1; } B; } LINIER; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t AUTOSYNC_COMP:1; vuint32_t RDC:3; vuint32_t LINS:4; vuint32_t unused_0:2; vuint32_t RMB:1; vuint32_t DRBNE:1; vuint32_t RXBUSY:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t DBFF:1; vuint32_t DBEF:1; vuint32_t DRF:1; vuint32_t DTF:1; vuint32_t HRF:1; } B; } LINSR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t BEF:1; vuint32_t CEF:1; vuint32_t SFEF:1; vuint32_t SDEF:1; vuint32_t IDPEF:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t unused_0:6; vuint32_t NF:1; } B; } LINESR; union { vuint32_t R; struct { vuint32_t MIS:1; vuint32_t CSP:3; vuint32_t OSR:4; vuint32_t ROSE:1; vuint32_t NEF:3; vuint32_t DTU_PCETX:1; vuint32_t SBUR:2; vuint32_t WLS:1; vuint32_t TDFL_TFC:3; vuint32_t RDFL_RFC:3; vuint32_t RFBM:1; vuint32_t TFBM:1; vuint32_t WL1:1; vuint32_t PC1:1; vuint32_t RXEN:1; vuint32_t TXEN:1; vuint32_t PC0:1; vuint32_t PCE:1; vuint32_t WL0:1; vuint32_t UART:1; } B; } UARTCR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t PE:4; vuint32_t RMB:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t RFNE:1; vuint32_t TO:1; vuint32_t DRF_RFE:1; /* SPC5STUDIO FIX.*/ vuint32_t DTF_TFF:1; /* SPC5STUDIO FIX.*/ vuint32_t NF:1; } B; } UARTSR; union { vuint32_t R; struct { vuint32_t unused_0:21; vuint32_t MODE:1; vuint32_t IOT:1; vuint32_t TOCE:1; vuint32_t CNT:8; } B; } LINTCSR; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t OC2:8; vuint32_t OC1:8; } B; } LINOCR; union { vuint32_t R; struct { vuint32_t unused_1:20; vuint32_t RTO:4; vuint32_t unused_0:1; vuint32_t HTO:7; } B; } LINTOCR; union { vuint32_t R; struct { vuint32_t unused_0:28; vuint32_t FBR:4; } B; } LINFBRR; union { vuint32_t R; struct { vuint32_t unused_0:12; vuint32_t IBR:20; } B; } LINIBRR; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t CF:8; } B; } LINCFR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t TBDE:1; vuint32_t IOBE:1; vuint32_t IOPE:1; vuint32_t WURQ:1; vuint32_t DDRQ:1; vuint32_t DTRQ:1; vuint32_t ABRQ:1; vuint32_t HTRQ:1; vuint32_t unused_0:8; } B; } LINCR2; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t DFL:6; vuint32_t DIR:1; vuint32_t CCS:1; vuint32_t unused_0:2; vuint32_t ID:6; } B; } BIDR; union { vuint32_t R; struct { vuint32_t DATA3:8; vuint32_t DATA2:8; vuint32_t DATA1:8; vuint32_t DATA0:8; } B; } BDRL; union { vuint32_t R; struct { vuint32_t DATA7:8; vuint32_t DATA6:8; vuint32_t DATA5:8; vuint32_t DATA4:8; } B; } BDRM; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t FACT:16; } B; } IFER; union { vuint32_t R; struct { vuint32_t unused_0:27; vuint32_t IFMI:5; } B; } IFMI; union { vuint32_t R; struct { vuint32_t unused_0:24; vuint32_t IFM:8; } B; } IFMR; vuint8_t LINFLEXD_ADDRESSBLOCK_reserved0[64]; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t TDFBM:1; vuint32_t RDFBM:1; vuint32_t TDLIS:1; vuint32_t RDLIS:1; vuint32_t STOP:1; vuint32_t SR:1; } B; } GCR; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t PTO:12; } B; } UARTPTO; union { vuint32_t R; struct { vuint32_t unused_0:20; vuint32_t CTO:12; } B; } UARTCTO; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DTE:16; } B; } DMATXE; union { vuint32_t R; struct { vuint32_t unused_0:16; vuint32_t DRE:16; } B; } DMARXE; union { vuint32_t R; struct { vuint32_t unused_0:26; vuint32_t IFD:5; vuint32_t EN:1; } B; } PTD; }; /**************************************************************************/ /* Module: LINFLEXD_2 */ /**************************************************************************/ struct LINFLEXD_2_tag { union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t CCD:1; vuint32_t CFD:1; vuint32_t LASE:1; vuint32_t AUTOWU:1; vuint32_t MBL:4; vuint32_t BF:1; vuint32_t unused_0:1; vuint32_t LBKM:1; vuint32_t MME:1; vuint32_t SSBL:1; vuint32_t RBLM:1; vuint32_t SLEEP:1; vuint32_t INIT:1; } B; } LINCR1; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZIE:1; vuint32_t OCIE:1; vuint32_t BEIE:1; vuint32_t CEIE:1; vuint32_t HEIE:1; vuint32_t unused_0:2; vuint32_t FEIE:1; vuint32_t BOIE:1; vuint32_t LSIE:1; vuint32_t WUIE:1; vuint32_t DBFIE:1; vuint32_t DBEIETOIE:1; vuint32_t DRIE:1; vuint32_t DTIE:1; vuint32_t HRIE:1; } B; } LINIER; union { vuint32_t R; struct { vuint32_t unused_1:12; vuint32_t AUTOSYNC_COMP:1; vuint32_t RDC:3; vuint32_t LINS:4; vuint32_t unused_0:2; vuint32_t RMB:1; vuint32_t DRBNE:1; vuint32_t RXBUSY:1; vuint32_t RDI:1; vuint32_t WUF:1; vuint32_t DBFF:1; vuint32_t DBEF:1; vuint32_t DRF:1; vuint32_t DTF:1; vuint32_t HRF:1; } B; } LINSR; union { vuint32_t R; struct { vuint32_t unused_1:16; vuint32_t SZF:1; vuint32_t OCF:1; vuint32_t BEF:1; vuint32_t CEF:1; vuint32_t SFEF:1; vuint32_t SDEF:1; vuint32_t IDPEF:1; vuint32_t FEF:1; vuint32_t BOF:1; vuint32_t unused_0:6; vuint32_t NF:1; } B; } LINESR; union