本文旨在设计一款面向通信领域的高性能SoC,要求能够实现板与板的高速互连通信.此SoC设计基于RapidIO 2.2协议规范,集成了GRIO,单通道速率可达6.25 Gbaud,足以满足大部分通信应用的数据传输需求.同时考虑到大批量数据传输对系统性能的影响,本设计在RAB内部集成了DMA控制器,以减少处理器资源占用和系统性能损失.本文主要对GRIO和RAB两部分关键设计内容进行了详细说明.最后,基于裸板实现驱动程序设计,并与自带RapidIO软核的Xilinx Zynq7000 ZC706开发板点对点连接测试,结果显示DMA读写带宽可达理论有效数据带宽的90％以上.