针对高速电路中的高工作频率,低功耗且避免产生毛刺的需求,设计了的具有SLA结构的12位高速并行计数器.SLA结构使得工作频率相比于传统计数器更高,且避免产生毛刺.触发器是使用13个晶体管来实现的TSPC型D触发器,它所含晶体管数目少且速度快.该设计使用80 nm CMOS工艺,Cadence Virtuoso和HSPICE实现.结果 表明:设计的计数器最差情况下工作频率为1.03 GHz,平均功耗为169.13μW.