介绍了一种低相噪线性调频( LFM )雷达信号源的产生和实现方案。通过分析 DDS输出信号频谱和杂散,采用HMC704控制VCO的方法设计了1 GHz的锁相环路( PLL)作为DDS的时钟驱动电路,并对环路滤波器和AD9910硬件电路优化设计改善杂散和相噪性能。通过计算寄存器参数和分析SPI总线时序,利用FPGA对DDS和PLL高速配置。最后给出了系统实物图和测试方法,实测结果表明：该线性调频源输出幅度大于-3 dBm,频率步进为1 kHz,相位噪声优于-103 dBc/Hz@1 kHz,各项指标满足实际工程要求。
频率源 线性调频 PLL+DDS(锁相环-直接数字系统) AD9910 HMC704