本文给出了一个面积优化、低复杂度、具有8位纠错能力的Reed-Solomon(63,47)编解码芯片的VLSI实现.此芯片将用于CDPD(Cellular Digital Packet Data)通信系统[1].由于Euclid算法规则、简单,很自然地适合VLSI实现,因此本文采用Euclid算法实现RS解码部分.在编码部分里,又采用了基于特定复合域的常数乘法器,它极大的降低了编码器的面积.同时基于复合域GF((2n)2)的乘法器的采用极大地降低了RS解码器的乘法复杂度.此RS编解码芯片能独立的工作在15MHz.芯片采用0.6um 1P2M CMOS 5v电压的工艺进行制造.芯片最终裸片面积是4mmx4mm.芯片成功经过测试并满足CDPD通讯系统的要求.
Reed-Solomon 复合域 CDPD VLSI