针对循环神经网络的算法性能受带宽限制问题,设计了基于HBM存储器的循环神经网络加速SoC,可通用的支持RNN及其变体的推理过程.首先比较RNN及其变体结构,分析算法计算需求和存储带宽需求.然后,提出基于HBM的高带宽加速器设计,将其部署在VCU128开发板上.最后采用Roofline模型分析方法,提高带宽和计算密度,测试DeepSpeech2和GNMT算法的推理平均性能分别为61.74 GFLOPs/sec,20 GFLOPs/sec.对比基于DDR存储器的设计,性能提高3.68倍.对比其他基于FPGA循环神经网络加速的浮点32位设计,性能提高8.5倍.该设计提出了针对3D高带宽存储器的数据调用方法,并能适应不同的循环神经网络应用.
循环神经网络 加速器 FPGA HBM