设计了一个用于13bit40MS／s流水线ADC中的采样保持电路。该电路采用电容翻转结构，主运算放大器采用增益提高型折叠式共源共栅结构，以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度，采用栅压自举开关。采用电源电压为3．3V的TSMC0．18txm工艺对电路进行设计和仿真，仿真结果表明，在40MHz的采样频率下，采用保持电路的SNDR达到84．8dB，SFDR达到92dB。
采样保持电路 电容翻转结构 增益提高 栅压自举开关