描述了一种采用半动态电路的32位高性能加法器的设计.设计中改进了现有稀疏树结构中的输出进位逻辑,在此基础上,设计了一种容偏斜多米诺和静态电路相结合的半动态电路,以及相应的多个控制时钟的时序策略.根据几种不同的加法器负载驱动情况,分别设计出不同的电路尺寸.采用SMIC 1.8 V 0.18 μm CMOS工艺,在不同条件下的仿真结果表明,加法器电路取得了良好的性能.
加法器 稀疏树 半动态电路 多米诺