本文在根据直接数字频率合成（DDS）的基本原理，采用EDA技术自顶向下的设计方法，提出了一个基于FPGA的直接数字频率合成（DDS）电路的设计方案，采用VHDL硬件描述语言设计了DDS电路系统的各个模块，在实验室的GX-SOC/SOPC-Dev-Lab Platform开发实验平台上进行硬件调试。采用FPGA设计的DDS电路系统具有可靠性高、维护升级便捷、扩展性强等特点，具有很好的应用价值。
直接数字频率合成 现场可编程门阵列 VHDL