基于CMOS工艺,设计了一款可用于无线卫星通信系统的低相噪、低杂散、24 bit分数分频频率综合器.频率综合器内部集成LC压控振荡器(VCO),通过自动增益控制电路调整VCO输出频率,采用电荷泵偏移电流线性化技术及△-∑调制器加抖动技术改善相位噪声和杂散性能.在整数模式和分数模式下,带内相位噪声分别为-106.2 dBc/Hz和-99.7 dBc/Hz.VCO的输出频率为1.68～2.08 GHz,10 MHz频偏处相位噪声为-147.88 dBc/Hz.鉴相杂散和分数杂散均低于-72 dBc,分数模式下均方根抖动为634 fs.锁相环底噪声因子和闪烁噪声因子分别为-218.4 dBc/Hz和-249.6 dBc/Hz.频率综合器功率为75 mW,版图面积为1.2 mm×0.8 mm.
锁相环(PLL) 压控振荡器(VCO) 分数频率综合器 相位噪声 杂散 抖动