在分析锁相环线性模型的基础上,分析了影响锁相环系统的各种因素,采用相应的优化方法设计了一款4.1 GHzLC锁相环.详细介绍了该锁相环中各模块电路(包括LC型压控振荡器,高速分频器,数字分频器,鉴频/鉴相器,电荷泵以及无源滤波器等)的设计,并且给出了仿真结果.其中高速分频器采用TSPC逻辑电路,速度快功耗低.该锁相环采用SMIC 0.18 μm CMOS工艺设计,当VCO工作在4.1 GHz时,在频偏为600 kHz的相位噪声为-110 dBc.
锁相环 压控振荡器 预分频器 TSPC动态电路