多年来,宽同步并行总线一直是在数字设备之间交换数据的既定的实现技术.但是,定时问题一直"折磨着"较高时钟频率和数据速率的并行总线,严重地限制了它们满足服务器和图形系统中更高速计算结构需求的能力.在过去几年中,串行总线技术的普遍实施变革了计算行业.串行总线只发送一条码流,"自行获得时钟输入",从而消除了与并行技术有关的定时偏移.在串行传输中,同步远不是什么问题,解决了对整体吞吐量的结构限制.结果,串行数据速率已经提高到1Gb/s以上,当前实现方案已经接近3～6Gb/s.但是,随着几千兆位的串行数据速率在数字系统中日益常见,信号完整性、也就是集成电路正确运行必需的信号质量正成为设计人员担心的首要问题.数据流中的一个坏码就可能给指令或交易输出带来巨大的影响.