利用输入宏单元块设计了LVDS信号转换为CMOS信号的LVDS信号接收器.分析了终端电阻的作用,说明了两种终端电阻使用方法,并重点分析了FPGA内嵌电阻的原理和使用方法.利用DDR技术,研究了3.5倍频的时钟处理7倍频数据的方法,降低了数据的频率；利用数据缓冲器,设计了一种串并转换器.分析了数据对齐的方法和OpenLDI支持的两种信号映射格式；利用数据分配器,通过不同的选择,输出符合两种标准的数据映射格式的数据.结合Xilinx公司的FPGA的时钟处理宏单元块的特点,研究了时钟恢复的方法.利用了周期约束、特定约束、区域约束等约束方法提高程序的可靠性.为了提高整体电路板信号的完整性和降低PCB布局的复杂性,研究了LVDS倒相的方法.
开放式LVDS显示接口 LVDS FPGA Verilog HDL