直接数字频率合成器DDS在数字通信系统中的地位是非常重要的,其应用包括上下变频、调制解调、软件无线电等.DDS的优点是具有极高的分辨率、频率转换速率快、相位噪声低等;缺点是杂散度抑制比性能差,很难做到-65 dB.DDS的实现一般采用查表法,且相位累加器地址到表询地址的映射采用量化方案.又利用FPGA,采用线性插值查表法对DDS进行了实现.该方案利用了相位累加器的所有有效位,使DDS的性能得到提高,杂散度抑制比达到了-70 dB.同时具有硬件资源占用少、设计灵活等优点.
直接数字频率合成器 现场可编程门阵列 杂散度抑制比