为了对抗有源干扰,雷达系统要求频率合成器具有频率捷变功能；同时要求其杂散抑制越高越好,特别是在输出信号带宽较宽的情况下更是如此.受体积和成本的限制,目前的捷变频频率合成器广泛采用基于直接数字合成(DDS)技术的变频方法.本文基于低杂散,对采用DDS的捷变频频率合成器技术进行了研究,并介绍一种采用时钟频率高达3.2 GHz的新型DDS集成电路的低杂散捷变频频率合成器的设计与实现方法,设计得到的捷变频频率合成器带宽为250 MHz,其杂散抑制指标可满足全频段优于-65 dBc.
频率捷变 DDS 杂散抑制