本论文采用自上向下的电子系统设计方法,基于VHDL硬件描述语言设计了一种可变换量程的数字频率计,并在Quartus Ⅱ平台上进行仿真,在F10K10M试验箱上进行了下载验证.数字频率计的模块划分设计具有相对独立性,可以对每个模块单独进行设计、调试仿真和修改,缩短了设计周期,减小了设计复杂度.仿真波形逻辑关系与试验箱测试结果表明,所设计的电路能够满足数字频率计的功能要求,具有理论与实践意义,实现了电子电路自动化过程.
CPLD芯片 VHDL语言 数字频率计 Quartus Ⅱ软件