基于传统的时域并行相关的能量检测技术提出一种资源优化方法,通过两步相关法和分时共享技术进行相干积分,对某一估计频率下的1023个不同的码相位进行并行处理,在采样频率为16.368 MHz的条件下所需相关器数量减少为未优化前的1/102.3.用Verilog硬件描述语言实现了采用优化技术的能量检测器,给出了FPGA实现结果和Design Compiler的综合结果.测试结果表明,在预检测积分时间为2 s,C/N0=21 dB-Hz,虚警概率为0.097%时,捕获概率可达到90%.
高灵敏度 捕获电路实现 全球定位系统