针对ZDPS-2卫星的高实时性要求,设计多路并行独占式DMA,实现CPU与包括载荷在内的所有部件的高效交互:54路外设串行接口通信占用CPU时间由565ms降低到50ms,姿控系统传感器数据采集时间一致性由33ms降低到6ms.设计数据混编传输机制及链式DMA结构,实现84路载荷数据100Hz高频采集与实时下传,满足40ms下传延时要求.通过关键器件抗辐射加固及系统容错机制,提高系统的可靠性.地面测试与在轨运行结果表明:综合电子系统功能正确,稳定可靠,已在轨连续运行5个多月,完成了载荷及各项试验,实时性满足任务需求.
ZDPS-2 实时性 可靠性 皮纳卫星 综合电子系统 FPGA