针对BDS-B3I弱信号同步算法运算量大的难题,提出一种改进算法.该算法先计算累加时长1 ms的互相关序列,然后根据信号模型将运算结果扩展为累加时长20 ms的互相关序列.基于FPGA(现场可编程门阵列)技术,将改进算法简化为累加运算节约芯片开销,并设计一种并行且流水线化的电路结构,达到同时搜索多路卫星信号的目的.MATLAB仿真结果和FPGA验证表明,改进算法的计算量相比原始算法下降了90％,SNR>-34 dB且频偏<±30 Hz时捕获概率达到100％,流水线和并行化结构进一步加快卫星信号搜索速度,具有较强实用性.
北斗导航卫星系统(BDS) B3I信号 FPGA 同步算法 互相关