在FPGA芯片内,数字时钟管理器(DCM)不可或缺,DCM主要完成去时钟偏移、频率综合和相位调整的功能,其分别由延迟锁相环(DLL)、数字频率合成器(DFS)以及数字相移器(DPS)三个模块来实现.对这三个模块的原理及设计进行了详细地阐述,并给出了仿真结果,该DCM电路通过了0.13 μm工艺流片.测试结果表明,在低频模式下,该DCM能工作在24～230 MHz之间；在高频模式下,该DCM能工作在48～450 MHz之间,其输入及输出抖动容忍度在低频模式下能达到300 ps,在高频模式下能达到150 ps.
FPGA芯片 数字时钟管理器 延迟锁相环 数字频率合成器 数字相移器