介绍一种基于SOPC的基本信号产生器的设计技术,以Altera公司EPIC6Q240C8为硬件核心.把软核CPU嵌入到FPGA之中构成片上系统(SOPC),并结合存储电路、高速DAC电路、LCD电路、键盘电路、JTAG配置电路以及电源电路等进行了硬件电路的设计,以此实现基本信号产生器.阐述了各主要模块设计方案,并给出软硬件测试图.通过示波器观察,满足了系统设计要求,达到预期目标.
FPGA SOPC NiosⅡ DDS 基本信号产生器