为提高CPU的工作效率，设计基于VerilogHDL的异步串行通信IP核。阐述了异步串行通信的原理、Nios II嵌入式处理器的系统架构和Avalon总线特性，分析了异步串行通信的实现方法，给出了各功能模块的接口关系，并设计完成可供Sopc Builder直接调用的串行通信IP核，能正确实现异步串行数据收发功能。实践结果证明：该设计不但实现了异步串口的正常通信，而且使用方便、通信效率高。
串行通信 VerilogHDL IP核