集成电路版图设计是实现集成电路制造所必不可少的设计环节,本文在正确理解MOS场效应晶体管的物理特性、工作原理以及CMOS逻辑电路结构基础之上,逐级优化实现了由传输门构成的CMOS D锁存器的逻辑电路和晶体管级电路.然后根据CMoS工艺规则,利用Tanner Tool软件进行了CMOS 2μm N阱的D锁存器的版图设计.通过LVS功能验证及延迟时间分析,表明所设计的CMOS D锁存器版图功能正确、性能好、时延小、速度快.
CMOS 锁存器 版图 Tanner