提出了一种并行的可配置HEVC熵编码的VLSI结构。通过对HEVC参考软件算法分析，针对HEVC中CABAC编码采用高度并行的语法元素处理方式，设计了针对CABAC中语法元素并行处理的硬件结构。同时采用可配置的PE-Array结构，在提高了吞吐率和计算效率的同时，平衡了VLSI设计中面积过大的问题。在SMIC 0.13μm工艺库下，进行了逻辑综合，系统总门数为16.2 K，片上存储为20.8 KB。在时钟频率300 MHz下，可处理3840×2160@30 frame/s的视频序列。
基于上下文模型的二进制算术编码 高效视频编码技术 可配置 超大规模集成电路