no goals
K : Type u
V : Type v
inst✝⁵ : DivisionRing K
inst✝⁴ : AddCommGroup V
inst✝³ : Module K V
V₂ : Type v'
inst✝² : AddCommGroup V₂
inst✝¹ : Module K V₂
ι : Type u_1
inst✝ : Unique ι
h : finrank K V = 1
v : V
i : ι
hv : v = 0
⊢ ↑(↑(basisUnique ι h).repr v) i = 0
rw [hv, LinearEquiv.map_zero, Finsupp.zero_apply]