Flip-flop (electronics)
الیکٹرانکس میں، فلپ فلاپس اور لیچز ایسے سرکٹس ہوتے ہیں جن میں دو مستحکم ریاستیں ہوتی ہیں جو ریاستی معلومات کو ذخیرہ کر سکتی ہیں-ایک بسٹ ایبل ملٹی وائبریٹر۔ سرکٹ کو ایک یا زیادہ کنٹرول ان پٹ پر لاگو اشاروں کے ذریعے حالت تبدیل کرنے کے لیے بنایا جا سکتا ہے اور یہ اپنی حالت (اکثر اس کی منطقی تکمیل کے ساتھ بھی) کو آؤٹ پٹ کرے گا۔ یہ ترتیب وار منطق میں بنیادی اسٹوریج عنصر ہے۔ فلپ فلاپس اور لیچز ڈیجیٹل الیکٹرانکس سسٹمز کے بنیادی بلڈنگ بلاکس ہیں جو کمپیوٹرز، مواصلات اور بہت سی دوسری اقسام کے سسٹمز میں استعمال ہوتے ہیں۔ فلپ فلاپس اور لیچز کو ڈیٹا اسٹوریج عناصر کے طور پر استعمال کیا جاتا ہے تاکہ اعداد و شمار کا ایک بٹ (بائنری ہندسہ) ذخیرہ کیا جا سکے۔ اس کی دو حالتوں میں سے ایک "ایک" کی نمائندگی کرتا ہے اور دوسرا "صفر" کی نمائندگی کرتا ہے۔ اس طرح کے ڈیٹا اسٹوریج کو ریاست کے اسٹوریج کے لیے استعمال کیا جا سکتا ہے، اور اس طرح کے سرکٹ کو الیکٹرانکس میں ترتیب وار منطق کے طور پر بیان کیا جاتا ہے۔ جب ایک محدود حالت والی مشین میں استعمال کیا جاتا ہے، تو آؤٹ پٹ اور اگلی حالت کا انحصار نہ صرف اس کے موجودہ ان پٹ پر ہوتا ہے، بلکہ اس کی موجودہ حالت (اور اس وجہ سے، پچھلے ان پٹ) پر بھی ہوتا ہے۔ اسے دالوں کی گنتی کے لیے بھی استعمال کیا جا سکتا ہے، اور متغیر وقت کے ان پٹ سگنلز کو کچھ حوالہ وقت کے سگنل سے ہم آہنگ کرنے کے لیے بھی استعمال کیا جا سکتا ہے۔ اصطلاح فلپ فلاپ نے تاریخی طور پر عام طور پر دونوں سطح کے متحرک (غیر متزلزل، شفاف، یا غیر شفاف) اور کنارے سے متحرک (ہم وقت ساز، یا کلاکڈ) سرکٹس کا حوالہ دیا ہے جو گیٹس کا استعمال کرتے ہوئے ایک بٹ ڈیٹا کو محفوظ کرتے ہیں۔ جدید مصنفین فلپ فلاپ کی اصطلاح کو خصوصی طور پر کنارے سے متحرک اسٹوریج عناصر اور سطح سے متحرک عناصر کے لیے محفوظ رکھتے ہیں۔ ابہام سے بچنے کے لیے "ایج-ٹرگرڈ"، اور "لیول-ٹرگرڈ" اصطلاحات استعمال کی جا سکتی ہیں۔ جب ایک لیول-ٹرگرڈ لیچ کو فعال کیا جاتا ہے تو یہ شفاف ہو جاتا ہے، لیکن ایک ایج-ٹرگرڈ فلپ فلاپ کا آؤٹ پٹ صرف گھڑی کے کنارے پر تبدیل ہوتا ہے (یا تو مثبت جا رہا ہے یا منفی جا رہا ہے)۔ مختلف قسم کے فلپ فلاپس اور لیچز انٹیگریٹڈ سرکٹس کے طور پر دستیاب ہیں، عام طور پر فی چپ متعدد عناصر کے ساتھ۔ مثال کے طور پر، 74 ایچ سی 75 7400 سیریز میں ایک چوگنی شفاف دستک ہے۔ پہلی الیکٹرانک لیچ 1918 میں برطانوی طبیعیات دان ولیم ایکلز اور ایف ڈبلیو جارڈن نے ایجاد کی تھی۔ اسے ابتدائی طور پر ایکلیس-جورڈن ٹرگر سرکٹ کہا جاتا تھا اور یہ دو فعال عناصر (ویکیوم ٹیوبز) پر مشتمل تھا۔ یہ ڈیزائن 1943 کے برطانوی کولوسس کوڈ بریکنگ کمپیوٹر میں استعمال کیا گیا تھا اور اس طرح کے سرکٹس اور ان کے ٹرانجسٹورائزڈ ورژن انٹیگریٹڈ سرکٹس کے تعارف کے بعد بھی کمپیوٹرز میں عام تھے، حالانکہ منطق گیٹس سے بنے لیچز اور فلپ فلاپس بھی اب عام ہیں۔ ابتدائی لیچوں کو مختلف طور پر ٹرگر سرکٹس یا ملٹی وائبریٹرز کے نام سے جانا جاتا تھا۔ یو ایس جیٹ پروپلشن لیبارٹری کے ایک انجینئر پی ایل لنڈلے کے مطابق، ذیل میں تفصیلی فلپ فلاپ اقسام (ایس آر، ڈی، ٹی، جے کے) پر پہلی بار 1954 کے یو سی ایل اے کورس میں کمپیوٹر ڈیزائن پر مونٹگمری فسٹر نے تبادلہ خیال کیا تھا، اور پھر ان کی کتاب لاجیکل ڈیزائن آف ڈیجیٹل کمپیوٹرز میں شائع ہوا۔ لنڈلے اس وقت ہیوز ایئرکرافٹ میں ایلڈرڈ نیلسن کے ماتحت کام کر رہے تھے، جنہوں نے فلپ فلاپ کے لیے جے کے کی اصطلاح تیار کی تھی جس نے دونوں ان پٹ آن ہونے پر ریاستیں بدل دیں (ایک منطقی "ایک")۔ دوسرے نام فسٹر نے وضع کیے تھے۔ وہ ذیل میں دی گئی کچھ تعریفوں سے قدرے مختلف ہیں۔ لنڈلے بتاتے ہیں کہ انہوں نے جے کے فلپ فلاپ کی کہانی ایلڈرڈ نیلسن سے سنی، جو ہیوزز ایرکرافٹ میں کام کرتے ہوئے اس اصطلاح کو وضع کرنے کے ذمہ دار ہیں۔ اس وقت ہیوز میں استعمال ہونے والے فلپ فلاپ وہ تمام قسم کے تھے جو جے-کے کے نام سے مشہور ہوئے۔ منطقی نظام کو ڈیزائن کرنے میں، نیلسن نے فلپ فلاپ ان پٹ کو درج ذیل خطوط تفویض کیے: #1: A & B، #2: C & D، #3: E & F، #4: G & H، #5: J & K۔ نیلسن نے 1953 میں دائر پیٹنٹ کی درخواست میں "j-ان پٹ" اور "k-ان پٹ" کے اشارے استعمال کیے۔ نفاذ شفاف یا غیر متغیر لیچز کو کراس جوڑے والے الٹے عناصر کی ایک جوڑی کے ارد گرد بنایا جا سکتا ہے: ویکیوم ٹیوبیں، دو قطبی ٹرانجسٹر، فیلڈ ایفیکٹ ٹرانجسٹر، انورٹر، اور الٹے منطق کے دروازے سبھی عملی سرکٹس میں استعمال کیے گئے ہیں۔ کلاکڈ فلپ فلاپس خاص طور پر سنکرونس سسٹمز کے لیے ڈیزائن کیے گئے ہیں۔ اس طرح کے آلات ان کے ان پٹ کو نظر انداز کر دیتے ہیں سوائے ایک مخصوص کلاک سگنل کی منتقلی کے (جسے کلاکنگ، پلسنگ، یا اسٹروبنگ کہا جاتا ہے)۔ کلاکنگ کی وجہ سے فلپ فلاپ یا تو تبدیل ہو جاتا ہے یا منتقلی کے وقت ان پٹ سگنلز کی اقدار کی بنیاد پر اپنے آؤٹ پٹ سگنل کو برقرار رکھتا ہے۔ کچھ فلپ فلاپس گھڑی کے بڑھتے ہوئے کنارے پر آؤٹ پٹ کو تبدیل کرتے ہیں، دوسرے گرنے والے کنارے پر۔ چونکہ ابتدائی امپلیفائنگ مراحل الٹے ہوتے ہیں، اس لیے دو مراحل کو یکے بعد دیگرے (جھرن کے طور پر) جوڑا جا سکتا ہے تاکہ مطلوبہ غیر الٹا امپلیفائر بنایا جا سکے۔ اس ترتیب میں، ہر امپلیفائر کو دوسرے الٹا امپلیفائر کے لیے ایک فعال الٹا فیڈ بیک نیٹ ورک سمجھا جا سکتا ہے۔ اس طرح دونوں مراحل غیر الٹ لوپ میں جڑے ہوئے ہیں حالانکہ سرکٹ کا خاکہ عام طور پر ایک سمیٹرک کراس جوڑے والے جوڑے کے طور پر تیار کیا جاتا ہے (دونوں ڈرائنگ ابتدائی طور پر ایکلیس-جارڈن پیٹنٹ میں متعارف کرائی گئی ہیں)۔ اقسام فلپ فلاپس اور لیچز کو عام اقسام میں تقسیم کیا جا سکتا ہے: ایس آر ("سیٹ ری سیٹ")، ڈی ("ڈیٹا" یا "تاخیر")، ٹی ("ٹوگل")، اور جے کے۔ کسی خاص قسم کے رویے کو خصوصیت کی مساوات سے بیان کیا جا سکتا ہے، جو ان پٹ سگنل اور/یا موجودہ آؤٹ پٹ کے لحاظ سے "اگلا" (یعنی اگلی گھڑی کی نبض کے بعد) آؤٹ پٹ حاصل کرتی ہے۔ سادہ سیٹ ری سیٹ لیچز جب جامد دروازوں کو بلڈنگ بلاکس کے طور پر استعمال کرتے ہیں، تو سب سے بنیادی لیچ سادہ ایس آر لیچ ہوتی ہے، جہاں ایس اور آر سیٹ اور ری سیٹ کے لیے کھڑے ہوتے ہیں۔ اسے کراس جوڑے والے این او آر یا این اے این ڈی منطق گیٹس کے جوڑے سے بنایا جا سکتا ہے۔ ذخیرہ شدہ بٹ آؤٹ پٹ پر موجود ہوتا ہے جس پر کیو ایس آر این او آر لیچ کا نشان ہوتا ہے جبکہ آر اور ایس ان پٹ دونوں کم ہوتے ہیں، فیڈ بیک کیو کی تکمیل کے ساتھ کیو اور آؤٹ پٹ کو مستقل حالت میں برقرار رکھتا ہے۔ اگر S (سیٹ) کو زیادہ پلس کیا جاتا ہے جبکہ R (ری سیٹ) کو کم رکھا جاتا ہے، تو Q آؤٹ پٹ کو زیادہ پر مجبور کیا جاتا ہے، اور جب S کم پر واپس آتا ہے تو زیادہ رہتا ہے۔ اسی طرح، اگر R کو زیادہ پلس کیا جاتا ہے جبکہ S کو کم رکھا جاتا ہے، تو Q آؤٹ پٹ کو کم پر مجبور کیا جاتا ہے، اور جب R کم پر واپس آتا ہے تو کم رہتا ہے۔ {| کلاس = "ویکیٹیبل" سٹائل = "ٹیکسٹ-الائن: سینٹر ؛" | + ایس آر لیچ آپریشن |-! کولن = "4" | خصوصیت والی میز! کولن = "4"۔ ایکسائٹیشن ٹیبل۔-! ایس! ! آر! ! اگلا! ! ایکشن! ق! ! اگلا! ! ایس! ! R |-| 0 | | 0 | | Q | ہولڈ اسٹیٹ۔ 0 | | 0 | | 0 | | |-| 0 | | 0 | | ری سیٹ | | 1 | | 0 |-| 1 | | 0 | | 1 | | سیٹ | 1 | | 0 | | | 0 | | | 1 |-| 1 | | | 1 | | | | اجازت نہیں | 1 | | | 1 | | | | 0 | | | | | |۔ نوٹ: X کا مطلب ہے پرواہ نہ کرنا، یعنی 0 یا 1 ایک درست قدر ہے۔ R = S = 1 امتزاج کو محدود امتزاج یا ممنوعہ حالت کہا جاتا ہے کیونکہ، جیسا کہ دونوں NOR گیٹس پھر صفر نکالتے ہیں، یہ منطقی مساوات Q = نہیں کو توڑ دیتا ہے۔ یہ مجموعہ سرکٹس میں بھی نامناسب ہے جہاں دونوں ان پٹ بیک وقت کم ہو سکتے ہیں (یعنی۔ محدود سے رکھنے کی طرف منتقلی)۔ آؤٹ پٹ 1 یا 0 پر بند ہو جائے گا جو کہ دروازوں کے درمیان پھیلاؤ کے وقت کے تعلقات (ایک ریس کی حالت) پر منحصر ہے۔ محدود امتزاج پر قابو پانے کے لیے، کوئی ان پٹ میں گیٹس شامل کر سکتا ہے جو (S, R) = (1,1) کو غیر محدود امتزاج میں سے کسی ایک میں تبدیل کر دے گا۔ یہ ہو سکتا ہے: ق = 1 (1، 0)-جسے ایس (ڈومینٹڈ)-لیچ ق = 0 (0، 1) کہا جاتا ہے-جسے آر (ڈومینٹڈ)-لیچ کہا جاتا ہے۔ یہ تقریبا ہر پروگرام ایبل منطق کنٹرولر میں کیا جاتا ہے۔ کیپ اسٹیٹ (0، 0)-جسے ای-لیچ کہا جاتا ہے متبادل طور پر، آؤٹ پٹ کو ٹگل کرنے کے لیے محدود امتزاج بنایا جا سکتا ہے۔ نتیجہ جے کے لاچ ہے۔ ایس آر لیچ کے لیے خصوصیت کی مساوات یہ ہے: یا جہاں A + B کا مطلب ہے (A یا B)، AB کا مطلب ہے (A اور B) ایک اور اظہار ہے: NAND لیچ کے ساتھ ذیل میں دکھایا گیا سرکٹ ایک بنیادی NAND لیچ ہے۔ ان پٹ کو عام طور پر سیٹ اور ری سیٹ کے لیے بالترتیب S اور R نامزد کیا جاتا ہے۔ چونکہ لیچنگ ایکشن کو متاثر کرنے سے بچنے کے لیے این اے این ڈی ان پٹ کو عام طور پر منطق 1 ہونا چاہیے، اس لیے اس سرکٹ میں ان پٹ کو الٹا (یا فعال کم) سمجھا جاتا ہے۔ کنٹرولنگ ان پٹ سگنلز کے تبدیل ہونے کے بعد بھی سرکٹ "یاد رکھنے" اور اپنی منطقی حالت کو برقرار رکھنے کے لیے فیڈ بیک کا استعمال کرتا ہے۔ جب ایس اور آر ان پٹ دونوں زیادہ ہوتے ہیں، تب فیڈ بیک کیو آؤٹ پٹ کو پچھلی حالت میں برقرار رکھتا ہے۔ تعلیمی نقطہ نظر سے، ایس آر لیچز کراس جوڑے والے اجزاء (ٹرانجسٹرز، گیٹس، ٹیوبز وغیرہ) کے جوڑے کے طور پر تیار کیے جاتے ہیں۔ شروعات کرنے والوں کے لیے اکثر سمجھنا مشکل ہوتا ہے۔ عملی طور پر سمجھنے کا ایک آسان طریقہ یہ ہے کہ کنڈلی کو کراس جوڑے کے بجائے ایک فیڈ بیک لوپ کے طور پر کھینچا جائے۔ مندرجہ ذیل ایک ایس آر لیچ ہے جو ایک اینڈ گیٹ کے ساتھ بنایا گیا ہے جس میں ایک الٹا ان پٹ اور ایک او آر گیٹ ہے۔ نوٹ کریں کہ انورٹر کی ضرورت لیچ کی فعالیت کے لیے نہیں ہے، بلکہ دونوں ان پٹ کو ہائی ایکٹیو بنانے کے لیے ہے۔ {| کلاس = "ویکیٹیبل" | + ایس آر اینڈ-او آر لیچ آپریشن |-! ایس! ! آر! ! ایکشن |-| 0 | | 0 | | کوئی تبدیلی نہیں ؛ بے ترتیب ابتدائی |-| 1 | | 0 | | ق = 1 |-| | | 1 | |۔ نوٹ کریں کہ ایس آر اینڈ-او آر لیچ کا فائدہ یہ ہے کہ ایس = 1، آر = 1 اچھی طرح سے بیان کیا گیا ہے۔ ایس آر اینڈ-او آر لیچ کے اوپر والے ورژن میں یہ ایس سگنل پر آر سگنل کو ترجیح دیتا ہے۔ اگر R پر S کی ترجیح درکار ہے، تو یہ آؤٹ پٹ Q کو AND گیٹ کے آؤٹ پٹ کے بجائے OR گیٹ کے آؤٹ پٹ سے جوڑ کر حاصل کیا جا سکتا ہے۔ ایس آر اینڈ-او آر لیچ کو سمجھنا آسان ہے، کیونکہ دونوں دروازوں کو الگ تھلگ کیا جا سکتا ہے۔ جب نہ تو S یا R سیٹ کیا جاتا ہے، تو OR گیٹ اور AND گیٹ دونوں "ہولڈ موڈ" میں ہوتے ہیں، یعنی ان کا آؤٹ پٹ فیڈ بیک لوپ سے ان پٹ ہوتا ہے۔ جب ان پٹ S = 1 ہوتا ہے، تو فیڈ بیک لوپ ("سیٹ موڈ") سے دوسرے ان پٹ سے قطع نظر، OR گیٹ کی آؤٹ پٹ 1 ہو جاتی ہے۔ جب ان پٹ R = 1 ہوتا ہے تو اینڈ گیٹ کی آؤٹ پٹ 0 ہو جاتی ہے، قطع نظر فیڈ بیک لوپ ("ری سیٹ موڈ") سے دوسرے ان پٹ کے۔ اور چونکہ آؤٹ پٹ Q براہ راست AND گیٹ کی آؤٹ پٹ سے جڑا ہوا ہے، اس لیے R کو S پر ترجیح حاصل ہے۔ کراس جوڑے والے دروازوں کے طور پر تیار کردہ لیچ کم بدیہی نظر آسکتے ہیں، کیونکہ ایک گیٹ کا طرز عمل دوسرے گیٹ کے ساتھ جڑا ہوا دکھائی دیتا ہے۔ نوٹ کریں کہ ایس آر اینڈ او آر لیچ کو منطق کی تبدیلیوں کا استعمال کرتے ہوئے ایس آر این او آر لیچ میں تبدیل کیا جا سکتا ہے: او آر گیٹ کے آؤٹ پٹ کو الٹا کرنا اور اینڈ گیٹ کے دوسرے ان پٹ کو بھی اور ان دو اضافی انورٹرز کے درمیان الٹا کیو آؤٹ پٹ کو جوڑنا ؛ ڈی مورگن کے قوانین کے مطابق دونوں ان پٹ الٹا ہونے والے اینڈ گیٹ کے ساتھ این او آر گیٹ کے برابر ہے۔ جے کے لیچ جے کے فلپ فلاپ کے مقابلے میں بہت کم استعمال ہوتا ہے۔ جے کے لیچ مندرجہ ذیل ریاستی ٹیبل کے بعد آتا ہے: {| کلاس = ویکیٹیبل | + جے کے لیچ ٹروتھ ٹیبل |-! جے! ! کے! ! اگلا! ! تبصرہ |-| 0 | | 0 | | سوال | | کوئی تبدیلی نہیں۔-| 0 | | 1 | | 0 | | ری سیٹ |-| 1 | | 0 | | | سیٹ |-| 1 | | 1 | | | ٹگل |} لہذا، جے کے لیچ ایک ایس آر لیچ ہے جو 11 کے ان پٹ امتزاج کو پاس کرنے پر اس کے آؤٹ پٹ (0 اور 1 کے درمیان ارتعاش) کو ٹگل کرنے کے لیے بنایا جاتا ہے۔ جے کے فلپ فلاپ کے برعکس، جے کے لیچ کے لیے 11 ان پٹ کا امتزاج زیادہ مفید نہیں ہے کیونکہ ایسی کوئی گھڑی نہیں ہے جو ٹگل کرنے کی ہدایت کرتی ہو۔ گیٹیڈ لیچز اور مشروط شفافیت والی لیچز کو شفاف ہونے کے لیے ڈیزائن کیا گیا ہے۔ یعنی ان پٹ سگنل کی تبدیلیاں آؤٹ پٹ میں فوری تبدیلیوں کا سبب بنتی ہیں۔ جب کسی دوسرے ان پٹ (ایک "فعال" ان پٹ) پر زور نہیں دیا جاتا ہے تو اسے غیر شفاف یا غیر شفاف بنانے کے لیے ایک سادہ شفاف دستک میں اضافی منطق شامل کی جا سکتی ہے۔ جب کئی شفاف لاچ ایک دوسرے کی پیروی کرتے ہیں، ایک ہی فعال سگنل کا استعمال کرتے ہوئے، سگنل ایک ہی وقت میں ان سب کے ذریعے پھیل سکتے ہیں۔ تاہم، ایک شفاف-اونچی دستک کے بعد ایک شفاف-کم دستک (یا اس کے برعکس) کی وجہ سے حالت اور آؤٹ پٹ صرف گھڑی کے کناروں پر تبدیل ہوتا ہے، جس سے ماسٹر-سلیو فلپ فلاپ بنتا ہے۔ گیٹیڈ ایس آر لیچ ایک گیٹیڈ ایس آر لیچ ایک الٹی ہوئی ایس آر لیچ میں این اے این ڈی گیٹس کی دوسری سطح کو شامل کرکے بنایا جا سکتا ہے۔ اضافی این اے این ڈی گیٹس ان پٹ کو مزید الٹ دیتے ہیں تاکہ ایک لیچ ایک گیٹڈ ایس آر لیچ بن جائے (ایک ایس آر لیچ الٹا فعال ہونے کے ساتھ ایک گیٹڈ لیچ میں تبدیل ہو جائے گا)۔ متبادل طور پر، ایک گیٹڈ ایس آر لیچ (نان انورٹنگ ایبل کے ساتھ) ایس آر لیچ میں دوسری سطح کے اینڈ گیٹس کو شامل کرکے بنایا جا سکتا ہے۔ ای ہائی (ایبل ٹرو) کے ساتھ، سگنلز ان پٹ گیٹس سے گزر کر ان کیپسولڈ لیچ تک جا سکتے ہیں ؛ تمام سگنل کے امتزاج سوائے (0، 0) = ہولڈ کے پھر فوری طور پر (کیو،) آؤٹ پٹ پر دوبارہ پیش کیے جاتے ہیں، یعنی۔ دستک شفاف ہے۔ ای لو (ایبل فالس) کے ساتھ دستک بند (غیر شفاف) ہوتی ہے اور اس حالت میں رہتی ہے جب آخری بار ای زیادہ تھا تو اسے چھوڑ دیا گیا تھا۔ فعال ان پٹ بعض اوقات گھڑی کا سگنل ہوتا ہے، لیکن زیادہ تر پڑھنے یا لکھنے کا اسٹروب ہوتا ہے۔ جب فعال ان پٹ گھڑی کا سگنل ہوتا ہے، تو دستک کو سطح کے حساس (گھڑی کے سگنل کی سطح پر) کہا جاتا ہے، جیسا کہ نیچے فلپ فلاپس جیسے کنارے کے حساس کے برخلاف ہوتا ہے۔ گیٹیڈ ڈی لیچ یہ لیچ اس حقیقت کا فائدہ اٹھاتا ہے کہ، گیٹیڈ ایس آر لیچ کے دو فعال ان پٹ امتزاج (01 اور 10) میں، آر ایس کی تکمیل ہے۔ ان پٹ نینڈ مرحلہ ڈیٹا ان پٹ سگنل کو الٹ کر اگلی لیچ کے لیے دو ڈی ان پٹ ریاستوں (0 اور 1) کو ان دو ان پٹ امتزاج میں تبدیل کرتا ہے۔ فعال سگنل کی کم حالت غیر فعال "11" مجموعہ پیدا کرتی ہے۔ اس طرح ایک گیٹیڈ ڈی-لیچ کو ون ان پٹ سنکرونس ایس آر لیچ سمجھا جا سکتا ہے۔ یہ ترتیب محدود ان پٹ امتزاج کے اطلاق کو روکتی ہے۔ اسے شفاف لیچ، ڈیٹا لیچ، یا صرف گیٹڈ لیچ کے نام سے بھی جانا جاتا ہے۔ اس میں ڈیٹا ان پٹ اور ایک فعال سگنل ہوتا ہے (بعض اوقات اسے کلاک یا کنٹرول کہا جاتا ہے)۔ ٹرانسپیرنٹ لفظ اس حقیقت سے آتا ہے کہ، جب انبل ان پٹ آن ہوتا ہے، تو سگنل براہ راست سرکٹ کے ذریعے، ان پٹ D سے آؤٹ پٹ Q تک پھیلتا ہے۔ گیٹیڈ D-لیچ بھی گھڑی کی سطح کے حوالے سے سطح کے لحاظ سے حساس ہوتے ہیں یا سگنل کو فعال کرتے ہیں۔ شفاف لیچز کو عام طور پر I/O بندرگاہوں کے طور پر یا غیر متزلزل نظاموں میں، یا ہم وقت دو مرحلے والے نظاموں (ہم وقت نظام جو دو مرحلے والی گھڑی استعمال کرتے ہیں) میں استعمال کیا جاتا ہے، جہاں مختلف گھڑی کے مراحل پر کام کرنے والی دو لیچز ڈیٹا کی شفافیت کو روکتی ہیں جیسا کہ ماسٹر-سلیو فلپ فلاپ میں ہوتا ہے۔ نیچے دیے گئے ٹروتھ ٹیبل سے پتہ چلتا ہے کہ جب ان ایبل/کلاک ان پٹ 0 ہوتا ہے تو ڈی ان پٹ کا آؤٹ پٹ پر کوئی اثر نہیں پڑتا ہے۔ جب ای/سی زیادہ ہوتا ہے تو آؤٹ پٹ ڈی کے برابر ہوتا ہے۔ ارل لیچ کلاسیکی گیٹڈ لیچ ڈیزائن میں کچھ ناپسندیدہ خصوصیات ہوتی ہیں۔ انہیں ڈبل ریل منطق یا انورٹر کی ضرورت ہوتی ہے۔ ان پٹ ٹو آؤٹ پٹ پروپیگنڈے میں تین گیٹ تاخیر لگ سکتی ہے۔ ان پٹ سے آؤٹ پٹ کا پھیلاؤ مستقل نہیں ہے-کچھ آؤٹ پٹ دو گیٹ تاخیر لیتے ہیں جبکہ دیگر تین لیتے ہیں۔ ڈیزائنرز نے متبادل تلاش کیے۔ ایک کامیاب متبادل ارل لیچ ہے۔ اس کے لیے صرف ایک ڈیٹا ان پٹ کی ضرورت ہوتی ہے، اور اس کی آؤٹ پٹ میں مسلسل دو گیٹ تاخیر ہوتی ہے۔ اس کے علاوہ، ارل لیچ کی دو گیٹ کی سطحوں کو، کچھ معاملات میں، لیچ کو چلانے والے سرکٹس کے آخری دو گیٹ کی سطحوں کے ساتھ ضم کیا جا سکتا ہے کیونکہ بہت سے عام کمپیوٹیشنل سرکٹس میں ایک OR پرت ہوتی ہے جس کے بعد ان کی آخری دو سطحوں کے طور پر AND پرت ہوتی ہے۔ لیچ فنکشن کو ضم کرنے سے بغیر کسی اضافی گیٹ تاخیر کے لیچ کو لاگو کیا جا سکتا ہے۔ انضمام کو عام طور پر پائپ لائنڈ کمپیوٹرز کے ڈیزائن میں استعمال کیا جاتا ہے، اور درحقیقت اسے اصل میں جان جی ارل نے اس مقصد کے لیے آئی بی ایم سسٹم/360 ماڈل 91 میں استعمال کرنے کے لیے تیار کیا تھا۔ ارل لاچ خطرے سے پاک ہے۔ اگر درمیانی NAND گیٹ کو چھوڑ دیا جاتا ہے، تو کسی کو پولرٹی ہولڈ لیچ مل جاتا ہے، جو عام طور پر استعمال ہوتا ہے کیونکہ یہ کم منطق کا مطالبہ کرتا ہے۔ تاہم، یہ منطقی خطرے کے لیے حساس ہے۔ جان بوجھ کر گھڑی کے سگنل کو موڑنے سے خطرے سے بچا جا سکتا ہے۔ ڈی فلپ فلاپ ڈی فلپ فلاپ بڑے پیمانے پر استعمال ہوتا ہے۔ اسے "ڈیٹا" یا "ڈیلی" فلپ فلاپ کے نام سے بھی جانا جاتا ہے۔ ڈی فلپ فلاپ گھڑی کے چکر کے ایک مخصوص حصے (جیسے گھڑی کے بڑھتے ہوئے کنارے) پر ڈی-ان پٹ کی قدر کو پکڑتا ہے۔ وہ کیپچر شدہ ویلیو Q آؤٹ پٹ بن جاتی ہے۔ دوسرے اوقات میں، آؤٹ پٹ ق تبدیل نہیں ہوتا ہے۔ ڈی فلپ فلاپ کو میموری سیل، زیرو آرڈر ہولڈ، یا تاخیر لائن کے طور پر دیکھا جا سکتا ہے۔ ٹروتھ ٹیبل: {| کلاس = "ویکیٹیبل" سٹائل = "ٹیکسٹ-الائن: سینٹر ؛" |-! گھڑی! ! ڈی! ! ۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔ عام طور پر، غیر قانونی S = R = 1 شرط کو D-قسم کے فلپ فلاپس میں حل کیا جاتا ہے۔ S = R = 0 کی ترتیب فلپ فلاپ کو اوپر بیان کردہ طرز عمل بناتی ہے۔ دیگر ممکنہ S اور R ترتیبات کے لیے ٹروتھ ٹیبل یہ ہے: {| کلاس = "وکیٹیبل" سٹائل = "ٹیکسٹ-الائن: سینٹر ؛" چوڑائی = 150! کولن = 4۔ ان پٹ! ! کولن = 2۔ آؤٹ پٹ۔-! ایس! ! آر! ! ڈی! ! >! ! ق! ! |-| 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | ڈی-ٹائپ "ٹرانسپرینٹ لیچ" کے مقابلے میں ڈی فلپ فلاپ کا فائدہ یہ ہے کہ ڈی ان پٹ پن پر موجود سگنل کو فلپ فلاپ کی گھڑی ہوتے ہی پکڑ لیا جاتا ہے، اور ڈی ان پٹ پر ہونے والی اس کے بعد کی تبدیلیوں کو اگلی گھڑی کے ایونٹ تک نظر انداز کر دیا جائے گا۔ ایک رعایت یہ ہے کہ کچھ فلپ فلاپس میں "ری سیٹ" سگنل ان پٹ ہوتا ہے، جو ق (صفر پر) کو ری سیٹ کرے گا، اور یہ یا تو غیر متزلزل یا گھڑی کے ساتھ مطابقت پذیر ہو سکتا ہے۔ مندرجہ بالا سرکٹ رجسٹر کے مندرجات کو دائیں طرف منتقل کرتا ہے، گھڑی کی ہر فعال منتقلی پر ایک بٹ پوزیشن۔ ان پٹ X کو سب سے بائیں بٹ پوزیشن میں منتقل کر دیا گیا ہے۔ کلاسیکی مثبت-کنارے-متحرک ڈی فلپ فلاپ یہ سرکٹ NAND لیچز کے ذریعہ نافذ کردہ دو مراحل پر مشتمل ہے۔ ان پٹ مرحلہ (بائیں طرف دو لیچز) آؤٹ پٹ مرحلے (دائیں طرف واحد لیچ) کے لیے درست ان پٹ سگنلز کو یقینی بنانے کے لیے گھڑی اور ڈیٹا سگنلز پر کارروائی کرتا ہے۔ اگر گھڑی کم ہے، تو ڈیٹا ان پٹ سے قطع نظر ان پٹ مرحلے کے دونوں آؤٹ پٹ سگنلز زیادہ ہوتے ہیں۔ آؤٹ پٹ لیچ متاثر نہیں ہوتا ہے اور یہ پچھلی حالت کو محفوظ کرتا ہے۔ جب گھڑی کا سگنل کم سے زیادہ میں تبدیل ہوتا ہے، تو آؤٹ پٹ وولٹیج میں سے صرف ایک (ڈیٹا سگنل پر منحصر ہے) کم ہو جاتا ہے اور آؤٹ پٹ لیچ کو سیٹ/ری سیٹ کرتا ہے: اگر D = 0، تو کم آؤٹ پٹ کم ہو جاتا ہے ؛ اگر D = 1، تو اوپری آؤٹ پٹ کم ہو جاتا ہے۔ اگر گھڑی کا سگنل اونچا رہتا ہے، تو آؤٹ پٹ ڈیٹا ان پٹ سے قطع نظر اپنی حالت کو برقرار رکھتے ہیں اور آؤٹ پٹ کو اسی حالت میں رہنے پر مجبور کرتے ہیں کیونکہ ان پٹ منطقی صفر (آؤٹ پٹ مرحلے کا) فعال رہتا ہے جب کہ گھڑی اونچی ہوتی ہے۔ لہذا آؤٹ پٹ لیچ کا کام صرف اس وقت ڈیٹا کو محفوظ کرنا ہے جب گھڑی کم ہو۔ سرکٹ کا گیٹیڈ ڈی لیچ سے گہرا تعلق ہے کیونکہ دونوں سرکٹس ڈیٹا ان پٹ سگنل کو الٹ کر آؤٹ پٹ لیچ کے لیے دو ڈی ان پٹ اسٹیٹس (0 اور 1) کو دو ان پٹ امتزاج (01 اور 10) میں تبدیل کرتے ہیں (دونوں سرکٹس سنگل ڈی سگنل کو دو تکمیلی اور سگنلز میں تقسیم کرتے ہیں)۔ فرق یہ ہے کہ گیٹیڈ ڈی لیچ میں سادہ نینڈ منطقی دروازے استعمال کیے جاتے ہیں جبکہ مثبت کنارے سے متحرک ڈی فلپ فلاپ نینڈ لیچ اس مقصد کے لیے استعمال کیے جاتے ہیں۔ ان لیچوں کا کام کم وولٹیج (ایک منطقی صفر) پیدا کرنے والے فعال آؤٹ پٹ کو "لاک" کرنا ہے ؛ اس طرح مثبت ایج سے متحرک ڈی فلپ فلاپ کو لیچڈ ان پٹ گیٹس کے ساتھ گیٹڈ ڈی لیچ کے طور پر بھی سوچا جا سکتا ہے۔ ماسٹر-سلیو ایج-ٹرگرڈ ڈی فلپ فلاپ ایک ماسٹر-سلیو ڈی فلپ فلاپ سیریز میں دو گیٹڈ ڈی لیچوں کو جوڑ کر، اور ان ایبل ان پٹ کو ان میں سے ایک میں الٹ کر بنایا جاتا ہے۔ اسے ماسٹر سلیو کہا جاتا ہے کیونکہ ماسٹر لیچ سلیوٹ لیچ کی آؤٹ پٹ ویلیو ق کو کنٹرول کرتا ہے اور جب بھی سلیوٹ لیچ فعال ہوتا ہے تو سلیوٹ لیچ کو اس کی قیمت برقرار رکھنے پر مجبور کرتا ہے، کیونکہ سلیوٹ لیچ ہمیشہ ماسٹر لیچ سے اپنی نئی قیمت کاپی کرتا ہے اور صرف ماسٹر لیچ اور کلاک سگنل کی قیمت میں تبدیلی کے جواب میں اس کی قیمت کو تبدیل کرتا ہے۔ ایک مثبت کنارے سے متحرک ماسٹر غلام ڈی فلپ فلاپ کے لیے، جب گھڑی کا سگنل کم ہوتا ہے (منطقی 0) تو پہلے یا "ماسٹر" ڈی لیچ (الٹا گھڑی کا سگنل) کے ذریعے دیکھا جانے والا "فعال" زیادہ ہوتا ہے (منطقی 1)۔ یہ "ماسٹر" لیچ کو ان پٹ ویلیو کو اسٹور کرنے کی اجازت دیتا ہے جب گھڑی سگنل کم سے اونچے مقام پر منتقل ہوتا ہے۔ جیسے جیسے گھڑی کا سگنل اونچا ہوتا جاتا ہے (0 سے 1) پہلی دستک کا الٹا "فعال" کم ہو جاتا ہے (1 سے 0) اور ماسٹر دستک کے ان پٹ پر نظر آنے والی قیمت "بند" ہو جاتی ہے۔ تقریبا بیک وقت، گھڑی کے اشارے کے ساتھ دوسرے یا "غلام" ڈی کی دو بار الٹی ہوئی "فعال" نچلی سے اونچی (0 سے 1) میں منتقلی ہوتی ہے۔ یہ گھڑی کے بڑھتے ہوئے کنارے پر پکڑے گئے سگنل کو اب "لاکڈ" ماسٹر لیچ کے ذریعے "سلیو" لیچ سے گزرنے کی اجازت دیتا ہے۔ جب گھڑی کا سگنل کم (1 سے 0) پر واپس آتا ہے، تو "سلیو" لیچ کی آؤٹ پٹ "لاک" ہو جاتی ہے، اور گھڑی کے آخری بڑھتے ہوئے کنارے پر نظر آنے والی قیمت برقرار رہتی ہے جبکہ "ماسٹر" لیچ اگلے بڑھتے ہوئے گھڑی کے کنارے کی تیاری میں نئی اقدار کو قبول کرنا شروع کر دیتا ہے۔ سرکٹ میں بائیں طرف کے انورٹر کو ہٹانے سے ڈی قسم کا فلپ فلاپ بنتا ہے جو گھڑی کے سگنل کے گرنے والے کنارے پر ٹپکتا ہے۔ اس میں ایک ٹروتھ ٹیبل اس طرح ہے: {|class = "ویکیٹیبل" سٹائل = "ٹیکسٹ-الائن: سینٹر ؛" |-! ڈی! ! ق! ! >! ! ۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔ اس طرح کا فلپ فلاپ دو سنگل ایج ٹرگرڈ ڈی ٹائپ فلپ فلاپس اور ایک ملٹی پلیکس کا استعمال کرتے ہوئے بنایا جا سکتا ہے، یا دو سنگل ایج ٹرگرڈ ڈی ٹائپ فلپ فلاپس اور تین ایکس او آر گیٹس کا استعمال کرتے ہوئے بنایا جا سکتا ہے۔ ایج-ٹرگرڈ ڈائنامک ڈی اسٹوریج عنصر ڈی فلپ فلاپ کا ایک موثر فنکشنل متبادل ڈائنامک سرکٹس کے ساتھ بنایا جا سکتا ہے (جہاں معلومات کو کیپسیٹنس میں محفوظ کیا جاتا ہے) جب تک کہ یہ اکثر کافی کلاک ہو۔ اگرچہ یہ حقیقی فلپ فلاپ نہیں ہے، پھر بھی اسے اس کے فنکشنل رول کے لیے فلپ فلاپ کہا جاتا ہے۔ جبکہ ماسٹر غلام D عنصر گھڑی کے کنارے پر متحرک ہوتا ہے، اس کے اجزاء ہر ایک گھڑی کی سطح سے متحرک ہوتے ہیں۔ "ایج-ٹرگرڈ ڈی فلپ فلاپ"، جیسا کہ اسے کہا جاتا ہے حالانکہ یہ حقیقی فلپ فلاپ نہیں ہے، اس میں ماسٹر-سلیو خصوصیات نہیں ہیں۔ ایج-ٹرگرڈ ڈی فلپ فلاپس اکثر متحرک منطق کا استعمال کرتے ہوئے مربوط تیز رفتار کارروائیوں میں نافذ کیے جاتے ہیں۔ اس کا مطلب یہ ہے کہ ڈیجیٹل آؤٹ پٹ پرجیوی ڈیوائس کیپسیٹنس پر محفوظ کیا جاتا ہے جب کہ ڈیوائس منتقلی نہیں کر رہا ہوتا ہے۔ متحرک فلپ فلاپس کا یہ ڈیزائن آسان ری سیٹ کرنے کے قابل بھی بناتا ہے کیونکہ ری سیٹ آپریشن صرف ایک یا زیادہ اندرونی نوڈس کو خارج کر کے انجام دیا جا سکتا ہے۔ ایک عام متحرک فلپ فلاپ قسم حقیقی سنگل فیز کلاک (ٹی ایس پی سی) قسم ہے جو کم طاقت اور تیز رفتار کے ساتھ فلپ فلاپ آپریشن انجام دیتی ہے۔ تاہم، متحرک فلپ فلاپ عام طور پر جامد یا کم گھڑی کی رفتار پر کام نہیں کریں گے: کافی وقت دیے جانے پر، رساو کے راستے پرجیوی صلاحیت کو اتنا خارج کر سکتے ہیں کہ فلپ فلاپ غلط حالتوں میں داخل ہو جائے۔ ٹی فلپ فلاپ اگر ٹی ان پٹ زیادہ ہے، تو جب بھی گھڑی کے ان پٹ کو ٹرو کیا جاتا ہے تو ٹی فلپ فلاپ حالت ("ٹوگل") بدل دیتا ہے۔ اگر ٹی ان پٹ کم ہے، تو فلپ فلاپ پچھلی قیمت رکھتا ہے۔ اس رویے کو خصوصیت کی مساوات کے ذریعے بیان کیا جاتا ہے: (ایکس او آر آپریٹر کو بڑھانا) اور اسے ٹروتھ ٹیبل میں بیان کیا جا سکتا ہے: {| کلاس = "وکیٹیبل" سٹائل = "ٹیکسٹ-الائن: سینٹر ؛" | + ٹی فلپ-فلاپ آپریشن |-! کولن = "4" | خصوصیت والی میز! کولن = "5"۔ ایکسائٹیشن ٹیبل۔-! ! ! ! ! ! ! تبصرہ کریں! ! ! ! ! ! ! تبصرہ۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔ یہ "ڈیویڈ بائی" فیچر مختلف قسم کے ڈیجیٹل کاؤنٹرز میں استعمال ہوتا ہے۔ جے کے فلپ فلاپ (جے اینڈ کے پن ایک ساتھ جڑے ہوتے ہیں اور ٹی کے طور پر کام کرتے ہیں) یا ڈی فلپ فلاپ (ٹی ان پٹ ایکس او آر کیو پریویس ڈی ان پٹ کو چلاتا ہے) کا استعمال کرتے ہوئے بھی ٹی فلپ فلاپ بنایا جا سکتا ہے۔ جے کے فلپ فلاپ جے = کے = 1 شرط کو "فلپ" یا ٹگل کمانڈ کے طور پر سمجھ کر ایس آر فلپ فلاپ (جے: سیٹ، کے: ری سیٹ) کے رویے کو بڑھاتا ہے۔ خاص طور پر، امتزاج J = 1، K = 0 فلپ فلاپ سیٹ کرنے کے لیے ایک کمانڈ ہے۔ امتزاج J = 0، K = 1 فلپ فلاپ کو ری سیٹ کرنے کے لیے ایک کمانڈ ہے۔ اور امتزاج J = K = 1 فلپ فلاپ کو ٹگل کرنے کے لیے ایک کمانڈ ہے، یعنی اس کی آؤٹ پٹ کو اس کی موجودہ قیمت کی منطقی تکمیل میں تبدیل کریں۔ J = K = 0 کی ترتیب موجودہ حالت کو برقرار رکھتی ہے۔ ڈی فلپ فلاپ کی ترکیب کے لیے، صرف کے کو جے کی تکمیل کے برابر سیٹ کریں (ان پٹ جے ان پٹ ڈی کے طور پر کام کرے گا)۔ اسی طرح، ٹی فلپ فلاپ کی ترکیب کے لیے، K کو J کے برابر سیٹ کریں۔ جے کے فلپ فلاپ اس لیے ایک عالمگیر فلپ فلاپ ہے، کیونکہ اسے ایس آر فلپ فلاپ، ڈی فلپ فلاپ، یا ٹی فلپ فلاپ کے طور پر کام کرنے کے لیے ترتیب دیا جا سکتا ہے۔ جے کے فلپ فلاپ کی خصوصیت مساوات یہ ہے: اور متعلقہ سچائی ٹیبل یہ ہے: {|class = "ویکیٹیبل" سٹائل = "ٹیکسٹ-الائن: سینٹر ؛" | + جے کے فلپ فلاپ آپریشن |-! کولن = "4" | خصوصیت والی میز! کولن = "5"۔ ایکسائٹیشن ٹیبل۔-! جے! ! کے! ! تبصرہ کریں! ! اگلا! ق! ! اگلا! ! تبصرہ کریں! ! جے! ! ۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔۔ للی پیڈ پر مینڈک کی تصویر لینے کا تصور کریں۔ فرض کریں کہ مینڈک پھر پانی میں چھلانگ لگاتا ہے۔ اگر آپ پانی میں چھلانگ لگاتے ہوئے مینڈک کی تصویر لیتے ہیں، تو آپ کو پانی میں چھلانگ لگانے والے مینڈک کی دھندلی تصویر ملے گی-یہ واضح نہیں ہے کہ مینڈک کس حالت میں تھا۔ لیکن اگر آپ اس وقت تصویر لیتے ہیں جب مینڈک پیڈ پر مستقل طور پر بیٹھا رہتا ہے (یا پانی میں مستقل طور پر ہوتا ہے)، تو آپ کو ایک واضح تصویر ملے گی۔ اسی طرح، فلپ فلاپ کے یپرچر کے دوران فلپ فلاپ کے لیے ان پٹ کو مستحکم رکھا جانا چاہیے۔ سیٹ اپ ٹائم وہ کم از کم وقت ہے جس میں ڈیٹا ان پٹ کو گھڑی کے ایونٹ سے پہلے مستحکم رکھا جانا چاہیے، تاکہ ڈیٹا کو گھڑی کے ذریعے قابل اعتماد طریقے سے نمونے لیا جائے۔ ہولڈ ٹائم وہ کم از کم وقت ہے جس میں گھڑی کے واقعہ کے بعد ڈیٹا ان پٹ کو مستحکم رکھا جانا چاہیے، تاکہ گھڑی کے ذریعے ڈیٹا کا قابل اعتماد نمونہ لیا جا سکے۔ یپرچر سیٹ اپ اور ہولڈ ٹائم کا مجموعہ ہے۔ اس پورے وقت کے دوران ڈیٹا ان پٹ کو مستحکم رکھا جانا چاہیے۔ بازیابی کا وقت اس وقت کی کم از کم مقدار ہے جو اسنکرونس سیٹ یا ری سیٹ ان پٹ کو گھڑی کے واقعہ سے پہلے غیر فعال ہونا چاہیے، تاکہ ڈیٹا کو گھڑی کے ذریعے قابل اعتماد طریقے سے نمونے لیا جائے۔ اسنکرونس سیٹ یا ری سیٹ ان پٹ کے لیے بازیابی کا وقت اس طرح ڈیٹا ان پٹ کے سیٹ اپ کے وقت سے ملتا جلتا ہے۔ ہٹانے کا وقت وقت کی کم از کم مقدار ہے جو غیر متزلزل سیٹ یا ری سیٹ ان پٹ کو گھڑی کے واقعہ کے بعد غیر فعال ہونا چاہیے، تاکہ ڈیٹا کو گھڑی کے ذریعے قابل اعتماد طریقے سے نمونے لیا جائے۔ اسنکرونس سیٹ یا ری سیٹ ان پٹ کے لیے ہٹانے کا وقت اس طرح ڈیٹا ان پٹ کے ہولڈ ٹائم سے ملتا جلتا ہے۔ غیر متغیر آدانوں (سیٹ، ری سیٹ) پر لاگو ہونے والے مختصر محرکات کو بازیابی ہٹانے کی مدت کے اندر مکمل طور پر لاگو نہیں کیا جانا چاہیے، ورنہ یہ مکمل طور پر ناقابل تعین ہو جاتا ہے کہ آیا فلپ فلاپ مناسب حالت میں منتقل ہو جائے گا یا نہیں۔ ایک اور صورت میں، جہاں ایک غیر متزلزل سگنل صرف ایک منتقلی کرتا ہے جو بازیابی/ہٹانے کے وقت کے درمیان ہوتا ہے، آخر کار فلپ فلاپ مناسب حالت میں منتقل ہو جائے گا، لیکن آؤٹ پٹ پر ایک بہت ہی مختصر خرابی ظاہر ہو سکتی ہے یا نہیں، اس کا انحصار سنکرونس ان پٹ سگنل پر ہوتا ہے۔ یہ دوسری صورتحال سرکٹ ڈیزائن کے لیے اہمیت رکھتی ہے یا نہیں بھی۔ سیٹ اور ری سیٹ (اور دیگر) سگنلز یا تو ہم وقت ساز یا غیر ہم وقت ساز ہو سکتے ہیں اور اس لیے سیٹ اپ/ہولڈ یا ریکوری/ہٹانے کے اوقات کے ساتھ نمایاں ہو سکتے ہیں، اور ہم وقت سازی کا بہت زیادہ انحصار فلپ فلاپ کے ڈیزائن پر ہوتا ہے۔ بڑے سرکٹس کے وقت کی تصدیق کرتے وقت سیٹ اپ/ہولڈ اور ریکوری/ہٹانے کے اوقات کے درمیان فرق اکثر ضروری ہوتا ہے کیونکہ اسنکرونس سگنلز کو سنکرونس سگنلز سے کم اہم پایا جا سکتا ہے۔ تفریق سرکٹ ڈیزائنرز کو آزادانہ طور پر اس قسم کے اشاروں کے لیے تصدیق کے حالات کی وضاحت کرنے کی صلاحیت فراہم کرتی ہے۔ میٹاسٹیبلٹی فلپ فلاپس ایک مسئلے سے مشروط ہیں جسے میٹاسٹیبلٹی کہا جاتا ہے، جو اس وقت ہو سکتا ہے جب دو ان پٹ، جیسے ڈیٹا اور گھڑی یا گھڑی اور ری سیٹ، تقریبا ایک ہی وقت میں تبدیل ہو رہے ہوں۔ جب آرڈر واضح نہیں ہوتا ہے، مناسب وقت کی رکاوٹوں کے اندر، نتیجہ یہ ہوتا ہے کہ آؤٹ پٹ غیر متوقع طور پر برتاؤ کر سکتا ہے، ایک ریاست یا دوسری میں آباد ہونے میں معمول سے کئی گنا زیادہ وقت لگ سکتا ہے، یا یہاں تک کہ آباد ہونے سے پہلے کئی بار ارتعاش کر سکتا ہے۔ نظریاتی طور پر، آباد ہونے کا وقت محدود نہیں ہے۔ کمپیوٹر سسٹم میں، یہ میٹاسٹیبلٹی ڈیٹا کی بدعنوانی یا پروگرام کریش کا سبب بن سکتی ہے اگر اسٹیٹ مستحکم نہیں ہے اس سے پہلے کہ دوسرا سرکٹ اس کی ویلیو استعمال کرے۔ خاص طور پر، اگر دو مختلف منطقی راستے فلپ فلاپ کے آؤٹ پٹ کو استعمال کرتے ہیں، تو ایک راستہ اسے 0 کے طور پر اور دوسرا 1 کے طور پر سمجھ سکتا ہے جب اس نے مستحکم حالت کو حل نہیں کیا ہے، مشین کو متضاد حالت میں ڈال دیتا ہے۔ فلپ فلاپس میں میٹاسٹیبلٹی سے اس بات کو یقینی بنا کر بچا جا سکتا ہے کہ ڈیٹا اور کنٹرول ان پٹ کلاک پلس سے پہلے اور بعد میں مخصوص ادوار کے لیے درست اور مستقل رکھے جائیں، جسے بالترتیب سیٹ اپ ٹائم (ٹی ایس یو) اور ہولڈ ٹائم (ٹی ایچ) کہا جاتا ہے۔ یہ اوقات ڈیوائس کے ڈیٹا شیٹ میں متعین کیے جاتے ہیں، اور عام طور پر جدید آلات کے لیے چند نینو سیکنڈ اور چند سو پکو سیکنڈ کے درمیان ہوتے ہیں۔ فلپ فلاپ کی اندرونی تنظیم پر منحصر ہے، صفر (یا یہاں تک کہ منفی) سیٹ اپ یا ہولڈ ٹائم کی ضرورت کے ساتھ آلہ بنانا ممکن ہے لیکن دونوں بیک وقت نہیں۔ بدقسمتی سے، سیٹ اپ اور ہولڈ کے معیار کو پورا کرنا ہمیشہ ممکن نہیں ہوتا ہے، کیونکہ فلپ فلاپ کسی حقیقی وقت کے سگنل سے منسلک ہو سکتا ہے جو ڈیزائنر کے قابو سے باہر کسی بھی وقت تبدیل ہو سکتا ہے۔ اس صورت میں، ڈیزائنر سب سے بہتر یہ کر سکتا ہے کہ سرکٹ کی مطلوبہ وشوسنییتا کے لحاظ سے غلطی کے امکان کو ایک خاص سطح تک کم کیا جائے۔ میٹاسٹیبلٹی کو دبانے کی ایک تکنیک ایک سلسلہ میں دو یا زیادہ فلپ فلاپس کو جوڑنا ہے، تاکہ ہر ایک کی آؤٹ پٹ اگلے کے ڈیٹا ان پٹ کو فراہم کرے، اور تمام آلات ایک مشترکہ گھڑی کا اشتراک کریں۔ اس طریقہ کار کے ساتھ، میٹاسٹیبل ایونٹ کے امکان کو نہ ہونے کے برابر قدر تک کم کیا جا سکتا ہے، لیکن کبھی صفر تک نہیں۔ سیریز میں جڑے ہوئے فلپ فلاپس کی تعداد میں اضافہ ہونے کے ساتھ ساتھ میٹاسٹیبلٹی کا امکان صفر کے قریب ہوتا جاتا ہے۔ جھرن والے فلپ فلاپس کی تعداد کو "درجہ بندی" کہا جاتا ہے ؛ "دوہری درجہ بندی والے" فلپ فلاپس (سیریز میں دو فلپ فلاپس) ایک عام صورتحال ہے۔ نام نہاد میٹاسٹیبل سخت فلپ فلاپس دستیاب ہیں، جو سیٹ اپ اور ہولڈ ٹائم کو زیادہ سے زیادہ کم کرکے کام کرتے ہیں، لیکن یہ بھی مسئلے کو مکمل طور پر ختم نہیں کر سکتے۔ اس کی وجہ یہ ہے کہ میٹاسٹیبلٹی محض سرکٹ ڈیزائن کے معاملے سے زیادہ ہے۔ جب گھڑی میں ٹرانزیشن اور ڈیٹا وقت کے ساتھ قریب ہوتے ہیں، تو فلپ فلاپ یہ فیصلہ کرنے پر مجبور ہوتا ہے کہ کون سا واقعہ پہلے ہوا۔ ڈیوائس جتنی بھی تیزی سے بنائی جائے، اس بات کا ہمیشہ امکان رہتا ہے کہ ان پٹ ایونٹس ایک دوسرے کے اتنے قریب ہوں گے کہ یہ پتہ نہیں لگا سکتا کہ کون سا پہلے ہوا تھا۔ اس لیے بالکل میٹاسٹیبل پروف فلپ فلاپ بنانا منطقی طور پر ناممکن ہے۔ فلپ فلاپس کو بعض اوقات زیادہ سے زیادہ آباد ہونے کے وقت کے لیے نمایاں کیا جاتا ہے (زیادہ سے زیادہ وقت وہ مخصوص حالات میں میٹاسٹیبل رہیں گے)۔ اس صورت میں، دوہری درجہ بندی والے فلپ فلاپس جو زیادہ سے زیادہ اجازت شدہ میٹاسٹیبلٹی ٹائم سے سست ہوتے ہیں، غیر متزلزل (مثال کے طور پر، بیرونی) سگنلز کے لیے مناسب کنڈیشنگ فراہم کریں گے۔ پھیلاؤ میں تاخیر فلپ فلاپ کے لیے ایک اور اہم ٹائمنگ ویلیو کلاک ٹو آؤٹ پٹ تاخیر (ڈیٹا شیٹس میں عام علامت: ٹی سی او) یا پھیلاؤ میں تاخیر (ٹی پی) ہے، جو وہ وقت ہے جب ایک فلپ فلاپ گھڑی کے کنارے کے بعد اپنی آؤٹ پٹ کو تبدیل کرنے میں لگتا ہے۔ ہائی ٹو لو ٹرانزیشن (ٹی پی ایچ ایل) کا وقت بعض اوقات لو ٹو ہائی ٹرانزیشن (ٹی پی ایل ایچ) کے وقت سے مختلف ہوتا ہے۔ جب ایک ہی گھڑی (شفٹ رجسٹر کی طرح) کا اشتراک کرنے والے فلپ فلاپس کو جھرنا ہوتا ہے، تو اس بات کو یقینی بنانا ضروری ہے کہ پچھلے فلپ فلاپ کا ٹی سی او مندرجہ ذیل فلپ فلاپ کے ہولڈ ٹائم (th) سے زیادہ لمبا ہو، لہذا آنے والے فلپ فلاپ کے ان پٹ پر موجود ڈیٹا کو گھڑی کے فعال کنارے کے بعد مناسب طریقے سے "منتقل" کیا جاتا ہے۔ ٹی سی او اور تھ کے درمیان اس تعلق کی عام طور پر ضمانت دی جاتی ہے اگر فلپ فلاپس جسمانی طور پر ایک جیسے ہوں۔ مزید برآں، درست آپریشن کے لیے، اس بات کی تصدیق کرنا آسان ہے کہ گھڑی کی مدت رقم tsu + th سے زیادہ ہونی چاہیے۔ عامیاں فلپ فلاپس کو کم از کم دو طریقوں سے عام کیا جا سکتا ہے: انہیں 1-آف-2 کے بجائے 1-آف-این بنا کر، اور انہیں دو سے زیادہ حالتوں کے ساتھ منطق کے مطابق ڈھال کر۔ 1-آف-3 انکوڈنگ، یا ملٹی ویلیوڈ ٹرنیری منطق کے خصوصی معاملات میں، اس طرح کے عنصر کو فلپ فلاپ فلاپ کہا جا سکتا ہے۔ روایتی فلپ فلاپ میں، دو تکمیلی آؤٹ پٹ میں سے بالکل ایک زیادہ ہوتا ہے۔ اسے N آؤٹ پٹ والے میموری عنصر میں عام کیا جا سکتا ہے، جس میں سے بالکل ایک زیادہ ہے (متبادل طور پر، جہاں N میں سے بالکل ایک کم ہے)۔ اس لیے آؤٹ پٹ ہمیشہ ایک گرم (بالترتیب ایک سرد) نمائندگی ہوتی ہے۔ تعمیر روایتی کراس جوڑے والے فلپ فلاپ سے ملتی جلتی ہے ؛ ہر آؤٹ پٹ، جب زیادہ ہوتا ہے، تو دوسرے تمام آؤٹ پٹ کو روکتا ہے۔ متبادل طور پر، کم و بیش روایتی فلپ فلاپس کا استعمال کیا جا سکتا ہے، ایک فی آؤٹ پٹ، اضافی سرکٹری کے ساتھ اس بات کو یقینی بنانے کے لیے کہ ایک وقت میں صرف ایک ہی درست ہو سکتا ہے۔ روایتی فلپ فلاپ کی ایک اور عمومی کاری کثیر قدر والی منطق کے لیے میموری عنصر ہے۔ اس صورت میں میموری عنصر بالکل ایک منطق کی حالت کو برقرار رکھتا ہے جب تک کہ کنٹرول ان پٹ تبدیلی کو جنم نہ دے۔ اس کے علاوہ، ایک سے زیادہ قیمت والی گھڑی بھی استعمال کی جا سکتی ہے، جس سے گھڑی کی نئی ممکنہ منتقلی ہوتی ہے۔ لیچنگ ریلے پلس ٹرانزیشن ڈٹیکٹر سیمپل اور ہولڈ شمٹ ٹرگر جامد بے ترتیب رسائی میموری حوالہ جات بیرونی لنکس فلپ فلاپ ہائیرارکی بھی دیکھیں، انٹرایکٹو فلپ فلاپ سرکٹس دکھاتا ہے۔ 1918 میں جے-کے فلپ-فلاپ کمپیوٹر سے متعلق تعارف ڈیجیٹل الیکٹرانکس الیکٹرانک انجینئرنگ ڈیجیٹل سسٹمز لاجک گیٹس کمپیوٹر میموری