Current mirror
کرنٹ آئینے ایک ایسا سرکٹ ہے جسے ایک فعال ڈیوائس کے ذریعے ایک سرکٹ کے دوسرے فعال ڈیوائس میں کرنٹ کو کنٹرول کرکے، آؤٹ پٹ کرنٹ کو لوڈنگ سے قطع نظر مستقل رکھتے ہوئے نقل کرنے کے لیے ڈیزائن کیا گیا ہے۔ کرنٹ "کاپی" کیا جا رہا ہے، اور بعض اوقات، ایک مختلف سگنل کرنٹ ہو سکتا ہے۔ تصوراتی طور پر، ایک مثالی کرنٹ آئینہ محض ایک مثالی الٹا کرنٹ یمپلیفائر ہے جو موجودہ سمت کو بھی الٹ دیتا ہے، یا یہ کرنٹ کنٹرولڈ کرنٹ سورس (سی سی سی ایس) پر مشتمل ہو سکتا ہے۔ موجودہ آئینے کا استعمال سرکٹس کو بائیس کرنٹس اور فعال بوجھ فراہم کرنے کے لیے کیا جاتا ہے۔ اسے زیادہ حقیقت پسندانہ کرنٹ سورس ماڈل بنانے کے لیے بھی استعمال کیا جا سکتا ہے (چونکہ مثالی کرنٹ سورس موجود نہیں ہیں)۔ یہاں احاطہ کردہ سرکٹ ٹوپولوجی وہ ہے جو بہت سے یک سنگی آئی سی میں ظاہر ہوتی ہے۔ یہ ایک ویڈلر آئینہ ہے جس میں فالوور (آؤٹ پٹ) ٹرانجسٹر میں ایمیٹر ڈیجنریشن ریزسٹر نہیں ہے۔ یہ ٹوپولوجی صرف آئی سی میں کی جا سکتی ہے، کیونکہ مماثلت انتہائی قریب ہونی چاہیے اور ڈسکریٹس کے ساتھ حاصل نہیں کی جا سکتی۔ ایک اور ٹوپولوجی ولسن کرنٹ آئینے ہے۔ ولسن آئینہ اس ڈیزائن میں ارلی ایفیکٹ وولٹیج کے مسئلے کو حل کرتا ہے۔ موجودہ آئینے ینالاگ اور مخلوط وی ایل ایس آئی سرکٹس دونوں میں لگائے جاتے ہیں۔ آئینے کی خصوصیات تین اہم وضاحتیں ہیں جو موجودہ آئینے کی خصوصیت رکھتی ہیں۔ پہلا ٹرانسفر تناسب (کرنٹ ایمپلیفائر کی صورت میں) یا آؤٹ پٹ کرنٹ کی شدت (مستقل کرنٹ سورس سی سی ایس کی صورت میں) ہے۔ دوسرا اس کا اے سی آؤٹ پٹ مزاحمت ہے، جو اس بات کا تعین کرتا ہے کہ آئینے پر لاگو ہونے والے وولٹیج کے ساتھ آؤٹ پٹ کرنٹ کتنا مختلف ہوتا ہے۔ تیسری وضاحت آئینے کے آؤٹ پٹ حصے میں کم از کم وولٹیج ڈراپ ہے جو اسے مناسب طریقے سے کام کرنے کے لیے ضروری ہے۔ یہ کم از کم وولٹیج آئینے کے آؤٹ پٹ ٹرانجسٹر کو فعال موڈ میں رکھنے کی ضرورت سے متعین ہوتا ہے۔ وولٹیج کی وہ حد جہاں آئینہ کام کرتا ہے اسے تعمیل کی حد کہا جاتا ہے اور اچھے اور برے رویے کے درمیان حدود کو نشان زد کرنے والے وولٹیج کو تعمیل وولٹیج کہا جاتا ہے۔ آئینے کے ساتھ ثانوی کارکردگی کے متعدد مسائل بھی ہیں، مثال کے طور پر، درجہ حرارت کا استحکام۔ عملی تخمینے چھوٹے سگنل کے تجزیے کے لیے موجودہ آئینے کا تخمینہ اس کے مساوی نارٹن امپیڈینس سے لگایا جا سکتا ہے۔ بڑے سگنل والے ہاتھ کے تجزیے میں، ایک موجودہ آئینے کو عام طور پر اور صرف ایک مثالی موجودہ ماخذ کے ذریعے تخمینہ لگایا جاتا ہے۔ تاہم، ایک مثالی کرنٹ سورس کئی لحاظ سے غیر حقیقی ہے: اس میں لامحدود AC امپیڈینس ہوتی ہے، جبکہ ایک عملی آئینے میں محدود امپیڈینس ہوتی ہے جو وولٹیج سے قطع نظر ایک ہی کرنٹ فراہم کرتی ہے، یعنی تعمیل کی حد کی کوئی ضرورت نہیں ہے اس کی تعدد کی کوئی حدود نہیں ہوتی ہیں، جبکہ ایک حقیقی آئینے میں ٹرانجسٹروں کے پرجیوی قابلیت کی وجہ سے حدود ہوتی ہیں۔ مثالی ماخذ شور، پاور سپلائی وولٹیج کے تغیرات اور جزو رواداری جیسے حقیقی دنیا کے اثرات کے لیے کوئی حساسیت نہیں رکھتا ہے۔ موجودہ آئینے کے سرکٹ کے احساسات بنیادی خیال ایک دو قطبی ٹرانجسٹر کو سب سے آسان موجودہ سے موجودہ کنورٹر کے طور پر استعمال کیا جا سکتا ہے لیکن اس کی منتقلی کا تناسب درجہ حرارت کے تغیرات، β رواداری وغیرہ پر بہت زیادہ منحصر ہوگا۔ ان ناپسندیدہ پریشانیوں کو ختم کرنے کے لیے، ایک موجودہ آئینہ دو جھرنوں والے موجودہ سے وولٹیج اور وولٹیج سے موجودہ کنورٹرز پر مشتمل ہوتا ہے جو ایک ہی حالات میں رکھے جاتے ہیں اور الٹی خصوصیات رکھتے ہیں۔ ان کے لیے لکیری ہونا لازمی نہیں ہے ؛ صرف ضرورت ان کی خصوصیات کا آئینے کی طرح ہونا ہے (مثال کے طور پر، نیچے بی جے ٹی موجودہ آئینے میں، وہ لوگرتھمک اور ایکسپونینشل ہیں)۔ عام طور پر، دو ایک جیسے کنورٹر استعمال کیے جاتے ہیں لیکن پہلے کی خصوصیت منفی فیڈ بیک کا اطلاق کرکے الٹ جاتی ہے۔ اس طرح ایک موجودہ آئینہ دو جھرن والے مساوی کنورٹرز پر مشتمل ہوتا ہے (پہلا-الٹا اور دوسرا-براہ راست)۔ اگر کسی وولٹیج کو بی جے ٹی بیس ایمیٹر جنکشن پر ان پٹ مقدار کے طور پر لگایا جاتا ہے اور کلیکٹر کرنٹ کو آؤٹ پٹ مقدار کے طور پر لیا جاتا ہے، تو ٹرانجسٹر ایک ایکسپونینشل وولٹیج ٹو کرنٹ کنورٹر کے طور پر کام کرے گا۔ منفی فیڈ بیک (صرف بیس اور کلیکٹر میں شامل ہونے) کا اطلاق کرنے سے ٹرانجسٹر کو "الٹا" کیا جا سکتا ہے اور یہ مخالف لوگرتھمک کرنٹ سے وولٹیج کنورٹر کے طور پر کام کرنا شروع کر دے گا۔ اب یہ "آؤٹ پٹ" بیس ایمیٹر وولٹیج کو ایڈجسٹ کرے گا تاکہ لاگو کردہ "ان پٹ" کلیکٹر کرنٹ کو پاس کیا جا سکے۔ سب سے آسان دو قطبی موجودہ آئینہ (شکل 1 میں دکھایا گیا ہے) اس خیال کو نافذ کرتا ہے۔ یہ دو جھرن والے ٹرانجسٹر مراحل پر مشتمل ہوتا ہے جو اس کے مطابق الٹا اور براہ راست وولٹیج سے موجودہ کنورٹرز کے طور پر کام کرتا ہے۔ ٹرانجسٹر کیو 1 کا ایمیٹر زمین سے جڑا ہوا ہے۔ اس کا کلیکٹر اور بیس ایک دوسرے سے جڑے ہوئے ہیں، اس لیے اس کا کلیکٹر بیس وولٹیج صفر ہے۔ نتیجتا، کیو 1 کے پار وولٹیج ڈراپ وی بی ای ہے، یعنی یہ وولٹیج ڈایڈڈ قانون کے ذریعہ مقرر کیا جاتا ہے اور کیو 1 کو ڈایڈڈ سے منسلک کہا جاتا ہے۔ (ایبرز-مول ماڈل بھی دیکھیں۔) سرکٹ میں سادہ ڈایڈڈ کے بجائے کیو 1 کا ہونا ضروری ہے، کیونکہ کیو 1 ٹرانجسٹر کیو 2 کے لیے وی بی ای سیٹ کرتا ہے۔ اگر ق 1 اور ق 2 مماثل ہیں، یعنی کافی حد تک ایک ہی ڈیوائس کی خصوصیات ہیں، اور اگر آئینے کے آؤٹ پٹ وولٹیج کا انتخاب کیا جاتا ہے تو ق 2 کا کلیکٹر بیس وولٹیج بھی صفر ہوتا ہے، تو ق 1 کے ذریعہ مقرر کردہ وی بی ای ویلیو کے نتیجے میں مماثل ق 2 میں ایمیٹر کرنٹ ہوتا ہے جو کہ ق 1 میں ایمیٹر کرنٹ کے برابر ہوتا ہے۔ چونکہ ق 1 اور ق 2 مماثل ہیں، اس لیے ان کی β0-اقدار بھی متفق ہیں، جس سے آئینے کی پیداوار ق 1 کے کلکٹر کرنٹ کی طرح ہوتی ہے۔ آؤٹ پٹ ٹرانجسٹر کے صوابدیدی کلیکٹر بیس ریورس بائیس، وی سی بی کے لیے آئینے کے ذریعے فراہم کردہ کرنٹ اس طرح دیا جاتا ہے: جہاں آئی ایس ریورس سیچوریشن کرنٹ یا اسکیل کرنٹ ہے ؛ وی ٹی، تھرمل وولٹیج ؛ اور وی اے، ابتدائی وولٹیج۔ یہ کرنٹ حوالہ کرنٹ آئی آر ای ایف سے متعلق ہے جب آؤٹ پٹ ٹرانجسٹر وی سی بی = 0 وی سے: جیسا کہ کیو 1 کے کلیکٹر نوڈ پر کرچوف کے کرنٹ قانون کا استعمال کرتے ہوئے پایا جاتا ہے: حوالہ کرنٹ کلیکٹر کرنٹ کو کیو 1 اور بیس کرنٹ دونوں ٹرانجسٹروں کو فراہم کرتا ہے-جب دونوں ٹرانجسٹروں میں صفر بیس-کلیکٹر بائیس ہوتا ہے، تو دو بیس کرنٹ برابر ہوتے ہیں، آئی بی 1 = آئی بی 2 = آئی بی۔ وی سی بی = 0 وی کے لیے پیرامیٹر β0 ٹرانجسٹر β-ویلیو ہے۔ آؤٹ پٹ مزاحمت اگر آؤٹ پٹ ٹرانجسٹر کیو 2 میں وی بی سی صفر سے زیادہ ہے، تو ابتدائی اثر کی وجہ سے کیو 2 میں کلکٹر کرنٹ کیو 1 کے مقابلے میں کچھ زیادہ ہوگا۔ دوسرے لفظوں میں، آئینے میں ایک محدود آؤٹ پٹ (یا نورٹن) مزاحمت ہوتی ہے جو آؤٹ پٹ ٹرانجسٹر کے آر او کے ذریعہ دی جاتی ہے، یعنی: جہاں وی اے ابتدائی وولٹیج ہے ؛ اور وی سی ای، آؤٹ پٹ ٹرانجسٹر کا کلیکٹر ٹو ایمیٹر وولٹیج ہے۔ کمپلائنس وولٹیج آؤٹ پٹ ٹرانجسٹر کو فعال رکھنے کے لیے، وی سی بی ≤ 0 وی۔ اس کا مطلب ہے کہ سب سے کم آؤٹ پٹ وولٹیج جس کے نتیجے میں آئینے کا صحیح طرز عمل ہوتا ہے، کمپلائنس وولٹیج، آؤٹ پٹ کرنٹ کی سطح آئی سی پر آؤٹ پٹ ٹرانجسٹر کے ساتھ تعصب کے حالات میں وی او یو ٹی = وی سی وی = وی بی ای ہے اور وی سی بی = 0 وی کے ساتھ یا، اوپر کے آئی-وی تعلق کو الٹ کر: جہاں وی ٹی تھرمل وولٹیج ہے ؛ اور آئی ایس، ریورس سیچوریشن کرنٹ یا اسکیل کرنٹ ہے۔ توسیعات اور پیچیدگیاں جب Q2 میں VCB> 0 V ہوتا ہے، تو ٹرانجسٹرز اب مماثل نہیں ہوتے ہیں۔ خاص طور پر، ان کی β-ویلیوز ابتدائی اثر کی وجہ سے مختلف ہوتی ہیں، جہاں VA ابتدائی وولٹیج ہے اور β0 VCB = 0 V کے لیے ٹرانجسٹر β ہے۔ ابتدائی اثر کی وجہ سے فرق کے علاوہ، ٹرانجسٹر β-ویلیوز مختلف ہوں گی کیونکہ β0-ویلیوز کرنٹ پر منحصر ہوتی ہیں، اور دونوں ٹرانجسٹرز اب مختلف کرنٹ لے جاتے ہیں (گمیل-پون ماڈل دیکھیں)۔ مزید برآں، اس سے وابستہ زیادہ بجلی کی کھپت کی وجہ سے ق 2 ق 1 سے کافی زیادہ گرم ہو سکتا ہے۔ مماثلت کو برقرار رکھنے کے لیے ٹرانجسٹرز کا درجہ حرارت تقریبا یکساں ہونا چاہیے۔ انٹیگریٹڈ سرکٹس اور ٹرانجسٹر صفوں میں جہاں دونوں ٹرانجسٹر ایک ہی ڈائی پر ہوتے ہیں، یہ حاصل کرنا آسان ہے۔ لیکن اگر دونوں ٹرانجسٹرز کو بڑے پیمانے پر الگ کیا جاتا ہے، تو موجودہ آئینے کی درستگی سے سمجھوتہ کیا جاتا ہے۔ اضافی مماثل ٹرانجسٹرز کو اسی بیس سے جوڑا جا سکتا ہے اور وہی کلیکٹر کرنٹ فراہم کرے گا۔ دوسرے لفظوں میں، سرکٹ کے دائیں نصف حصے کو ہر ایک پر R2 کی جگہ مختلف مزاحم اقدار کے ساتھ کئی بار نقل کیا جا سکتا ہے۔ تاہم، نوٹ کریں کہ ہر اضافی دائیں نصف ٹرانجسٹر دائیں نصف ٹرانجسٹر کے غیر صفر بیس کرنٹس کی وجہ سے Q1 سے کلکٹر کرنٹ کا تھوڑا سا "چوری" کرتا ہے۔ اس کے نتیجے میں پروگرام شدہ کرنٹ میں تھوڑی کمی آئے گی۔ آئینے کی مزاحمت کو بڑھانے کے لیے ایمیٹر ڈیجنریشن والے آئینے کی ایک مثال بھی دیکھیں۔ خاکہ میں دکھائے گئے سادہ آئینے کے لیے، کی عام اقدار 1 ٪ یا اس سے بہتر کا موجودہ میچ حاصل کریں گی۔ بنیادی MOSFET موجودہ آئینہ بنیادی موجودہ آئینے کو MOSFET ٹرانجسٹرز کا استعمال کرتے ہوئے بھی لاگو کیا جا سکتا ہے، جیسا کہ شکل 2 میں دکھایا گیا ہے۔ ٹرانجسٹر ایم 1 سنترپتی یا فعال موڈ میں کام کر رہا ہے، اور اسی طرح ایم 2 بھی ہے۔ اس سیٹ اپ میں، آؤٹ پٹ موجودہ آئی او یو ٹی کا براہ راست تعلق آئی آر ای ایف سے ہے، جیسا کہ آگے بحث کی گئی ہے۔ MOSFET ID کا ڈرین کرنٹ ID = f (VGS، VDG) کے ذریعہ دیئے گئے MOSFET کے گیٹ سورس وولٹیج اور ڈرین ٹو گیٹ وولٹیج دونوں کا ایک فنکشن ہے، یہ تعلق MOSFET ڈیوائس کی فعالیت سے اخذ کیا گیا ہے۔ آئینے کے ٹرانجسٹر M1 کے معاملے میں، ID = IREF۔ حوالہ کرنٹ آئی آر ای ایف ایک معروف کرنٹ ہے، اور اسے ایک مزاحم کے ذریعے فراہم کیا جا سکتا ہے جیسا کہ دکھایا گیا ہے، یا یہ یقینی بنانے کے لیے کہ یہ مستقل ہے، وولٹیج کی فراہمی کے تغیرات سے آزاد ہے، "حد سے متعلق" یا "خود تعصب" کرنٹ ماخذ کے ذریعے فراہم کیا جا سکتا ہے۔ ٹرانجسٹر ایم 1 کے لیے وی ڈی جی = 0 کا استعمال کرتے ہوئے، ایم 1 میں ڈرین کرنٹ آئی ڈی = ایف (وی جی ایس، وی ڈی جی = 0) ہے، لہذا ہم پاتے ہیں: ایف (وی جی ایس، 0) = آئی آر ای ایف، جو واضح طور پر وی جی ایس کی قدر کا تعین کرتا ہے۔ اس طرح آئی آر ای ایف وی جی ایس کی قدر طے کرتا ہے۔ خاکہ میں موجود سرکٹ اسی VGS کو ٹرانجسٹر M2 پر لاگو کرنے پر مجبور کرتا ہے۔ اگر ایم 2 بھی صفر وی ڈی جی کے ساتھ متعصبانہ ہے اور بشرطیکہ ٹرانجسٹرز ایم 1 اور ایم 2 ان کی خصوصیات کا اچھا ملاپ رکھتے ہیں، جیسے چینل کی لمبائی، چوڑائی، حد وولٹیج، وغیرہ، تو تعلق آئی او یو ٹی = ایف (وی جی ایس، وی ڈی جی = 0) لاگو ہوتا ہے، اس طرح آئی او یو ٹی = آئی آر ای ایف ترتیب دیتا ہے ؛ یعنی، آؤٹ پٹ کرنٹ حوالہ کرنٹ کی طرح ہوتا ہے جب آؤٹ پٹ ٹرانجسٹر کے لیے وی ڈی جی = 0 ہوتا ہے، اور دونوں ٹرانجسٹر مماثل ہوتے ہیں۔ ڈرین ٹو سورس وولٹیج کو وی ڈی ایس = وی ڈی جی + وی جی ایس کے طور پر ظاہر کیا جا سکتا ہے۔ اس متبادل کے ساتھ، شیچ مین-ہوجز ماڈل فنکشن f (VGS، VDG) کے لیے ایک لگ بھگ شکل فراہم کرتا ہے: جہاں ٹرانجسٹر سے وابستہ ٹیکنالوجی سے متعلق مستقل ہے، W/L ٹرانجسٹر کی چوڑائی اور لمبائی کا تناسب ہے، گیٹ سورس وولٹیج ہے، دہلیز وولٹیج ہے، λ چینل کی لمبائی کے ماڈیولیشن مستقل ہے، اور ڈرین سورس وولٹیج ہے۔ آؤٹ پٹ مزاحمت چینل لمبائی ماڈیولیشن کی وجہ سے، آئینے میں ایک محدود آؤٹ پٹ (یا نورٹن) مزاحمت ہوتی ہے جو آؤٹ پٹ ٹرانجسٹر کے آر او کے ذریعہ دی جاتی ہے، یعنی (چینل لمبائی ماڈیولیشن دیکھیں): جہاں λ = چینل لمبائی ماڈیولیشن پیرامیٹر اور وی ڈی ایس = ڈرین ٹو سورس بائیس۔ تعمیل وولٹیج آؤٹ پٹ ٹرانجسٹر مزاحمت کو زیادہ رکھنے کے لیے، وی ڈی جی 0 وی۔ (بیکر دیکھیں)۔ اس کا مطلب ہے کہ سب سے کم آؤٹ پٹ وولٹیج جس کے نتیجے میں آئینے کا طرز عمل درست ہوتا ہے، تعمیل وولٹیج، VOUT = VCV = VGS ہے آؤٹ پٹ ٹرانجسٹر کے لیے آؤٹ پٹ کرنٹ کی سطح پر VDG = 0 V کے ساتھ، یا f-فنکشن کے الٹا استعمال کرتے ہوئے، f−1: شیچ مین-ہاجز ماڈل کے لیے، f−1 تقریبا ایک مربع جڑ فنکشن ہے۔ توسیعات اور تحفظات اس آئینے کی ایک مفید خصوصیت ڈیوائس کی چوڑائی W پر f کا لکیری انحصار ہے، یہ متناسبیت تقریبا شیچ مین-ہاجز ماڈل سے زیادہ درست ماڈلز کے لیے بھی مطمئن ہے۔ اس طرح، دونوں ٹرانجسٹروں کی چوڑائی کے تناسب کو ایڈجسٹ کرکے، حوالہ کرنٹ کے ضرب پیدا کیے جا سکتے ہیں۔ شیچ مین-ہوجز ماڈل صرف تاریخ کی ٹیکنالوجی کے لیے درست ہے، حالانکہ یہ اکثر آج بھی صرف سہولت کے لیے استعمال ہوتا ہے۔ نئی ٹیکنالوجی پر مبنی کوئی بھی مقداری ڈیزائن ان آلات کے لیے کمپیوٹر ماڈل کا استعمال کرتا ہے جو موجودہ وولٹیج کی تبدیل شدہ خصوصیات کا سبب بنتے ہیں۔ درست ڈیزائن میں جن اختلافات کا حساب ہونا ضروری ہے ان میں وولٹیج انحصار کے لیے Vgs میں مربع قانون کی ناکامی اور λVds کے ذریعہ فراہم کردہ Vds ڈرین وولٹیج انحصار کی بہت ناقص ماڈلنگ ہے۔ مساوات کی ایک اور ناکامی جو بہت اہم ثابت ہوتی ہے وہ چینل کی لمبائی L پر غلط انحصار ہے۔ L-انحصار کا ایک اہم ذریعہ λ سے نکلتا ہے، جیسا کہ گرے اور میئر نے نوٹ کیا ہے، جو یہ بھی نوٹ کرتے ہیں کہ λ کو عام طور پر تجرباتی ڈیٹا سے لیا جانا چاہیے۔ Vth کی وسیع تغیر کی وجہ سے یہاں تک کہ کسی خاص ڈیوائس نمبر کے اندر بھی مجرد ورژن پریشانی کا باعث ہیں۔ اگرچہ اس تغیر کی تلافی کسی حد تک سورس ڈیجینریٹ ریزسٹر کا استعمال کرکے کی جا سکتی ہے لیکن اس کی قیمت اتنی زیادہ ہو جاتی ہے کہ آؤٹ پٹ مزاحمت متاثر ہوتی ہے (یعنی۔ کم کرتا ہے)۔ یہ تغیر MOSFET ورژن کو IC/یک سنگی میدان میں اتار دیتا ہے۔ فیڈ بیک کی مدد سے موجودہ آئینے کی شکل 3 آؤٹ پٹ مزاحمت کو بڑھانے کے لیے منفی فیڈ بیک کا استعمال کرتے ہوئے آئینے کو دکھاتی ہے۔ اوپی ایمپ کی وجہ سے، ان سرکٹس کو بعض اوقات گین بوسٹڈ کرنٹ آئینے کہا جاتا ہے۔ چونکہ ان میں نسبتا کم تعمیل وولٹیج ہوتے ہیں، اس لیے انہیں وائڈ سوئنگ کرنٹ آئینے بھی کہا جاتا ہے۔ اس خیال پر مبنی مختلف قسم کے سرکٹس استعمال میں ہیں، خاص طور پر ایم او ایس ایف ای ٹی آئینوں کے لیے کیونکہ ایم او ایس ایف ای ٹی میں اندرونی آؤٹ پٹ مزاحمت کی اقدار کم ہوتی ہیں۔ شکل 3 کا ایک MOSFET ورژن شکل 4 میں دکھایا گیا ہے، جہاں MOSFETs M3 اور M4 اوہمک موڈ میں کام کرتے ہیں تاکہ شکل 3 میں ایمیٹر ریزسٹرز RE جیسا ہی کردار ادا کریں، اور MOSFETs M1 اور M2 فعال موڈ میں اسی کردار میں کام کرتے ہیں جیسے شکل 3 میں آئینے کے ٹرانجسٹرز Q1 اور Q2۔ ایک وضاحت اس بات کی پیروی کرتی ہے کہ شکل 3 میں سرکٹ کیسے کام کرتا ہے۔ آپریشنل ایمپلیفائر کو ویلیو RE کے دو ایمیٹر-لیگ ریزسٹرز کے اوپری حصے میں وولٹیج V1 − V2 میں فرق کھلایا جاتا ہے۔ یہ فرق اوپی ایمپ کے ذریعے بڑھایا جاتا ہے اور آؤٹ پٹ ٹرانجسٹر کیو 2 کی بنیاد پر کھلایا جاتا ہے۔ اگر اطلاق شدہ وولٹیج وی اے کو بڑھا کر کیو 2 پر کلیکٹر بیس ریورس بائیس میں اضافہ کیا جاتا ہے، تو کیو 2 میں کرنٹ بڑھتا ہے، وی 2 میں اضافہ ہوتا ہے اور اوپی ایمپ میں داخل ہونے والے فرق V1 − V2 کو کم کرتا ہے۔ نتیجتا، ق 2 کا بیس وولٹیج کم ہو جاتا ہے، اور ق 2 کا وی بی ای کم ہو جاتا ہے، جو آؤٹ پٹ کرنٹ میں اضافے کا مقابلہ کرتا ہے۔ اگر اوپی ایمپ گین اے وی بڑا ہے، تو صرف ایک بہت چھوٹا فرق V1 − V2 ق 2 کے لیے مطلوبہ بیس وولٹیج VB پیدا کرنے کے لیے کافی ہے، یعنی اس کے نتیجے میں، دونوں ٹانگوں کے مزاحموں میں کرنٹ تقریبا ایک جیسے ہوتے ہیں، اور آئینے کا آؤٹ پٹ کرنٹ تقریبا وہی ہوتا ہے جو ق 1 میں کلکٹر کرنٹ IC1 ہوتا ہے، جو بدلے میں حوالہ کرنٹ کے ذریعے مقرر کیا جاتا ہے جہاں ٹرانجسٹر ق 1 کے لیے β1 اور ق 2 کے لیے β2 ابتدائی اثر کی وجہ سے مختلف ہوتے ہیں اگر ق 2 کے کلکٹر بیس کے پار ریورس بائیس غیر صفر ہو۔ آؤٹ پٹ مزاحمت آؤٹ پٹ مزاحمت کا ایک مثالی علاج فوٹ نوٹ میں دیا گیا ہے۔ اوپی ایمپ کے لیے ایک چھوٹا سگنل تجزیہ جس میں محدود فائدہ اے وی ہے لیکن بصورت دیگر مثالی شکل 5 پر مبنی ہے (β، rO اور rπ سے مراد Q2 ہے)۔ شکل 5 پر پہنچنے کے لیے، نوٹ کریں کہ شکل 3 میں اوپی ایمپ کا مثبت ان پٹ اے سی گراؤنڈ پر ہے، لہذا اوپی ایمپ میں وولٹیج ان پٹ صرف اے سی ایمیٹر وولٹیج وی ہے جو اس کے منفی ان پٹ پر لاگو ہوتا ہے، جس کے نتیجے میں وولٹیج آؤٹ پٹ − اے وی وی ہوتا ہے۔ ان پٹ مزاحمت rπ کے پار اوہم کے قانون کا استعمال کرتے ہوئے چھوٹے سگنل بیس کرنٹ Ib کا تعین اس طرح ہوتا ہے: اس نتیجے کو اوہم کے قانون کے ساتھ جوڑ کر، اسے ختم کیا جا سکتا ہے، تلاش کرنے کے لیے: ٹیسٹ سورس IX سے RE کی زمین تک کرچوف کا وولٹیج قانون فراہم کرتا ہے: Ib کے لیے متبادل بنانا اور آؤٹ پٹ مزاحمت کو جمع کرنا روٹ پایا جاتا ہے: ایک بڑے فائدہ کے لیے Av/RE اس سرکٹ کے ساتھ حاصل ہونے والی زیادہ سے زیادہ آؤٹ پٹ مزاحمت بنیادی آئینے پر کافی بہتری ہے جہاں روٹ = rO ہے۔ شکل 4 کے MOSFET سرکٹ کا چھوٹا سگنل تجزیہ دو قطبی تجزیہ سے حاصل کیا جاتا ہے جس میں β = gm rπ کو روٹ کے فارمولے میں ترتیب دیا جاتا ہے اور پھر rπ → φ دیا جاتا ہے۔ نتیجہ یہ ہے کہ اس بار، RE ماخذ ٹانگ MOSFETs M3، M4 کی مزاحمت ہے۔ شکل 3 کے برعکس، تاہم، جیسے جیسے اے وی میں اضافہ ہوتا ہے (قیمت میں آر ای کو مقرر رکھنا)، روٹ میں اضافہ ہوتا رہتا ہے، اور بڑے اے وی پر محدود قیمت تک نہیں پہنچتا ہے۔ کمپلائنس وولٹیج شکل 3 کے لیے، ایک بڑا اوپی ایم پی گین صرف ایک چھوٹے آر ای کے ساتھ زیادہ سے زیادہ روٹ حاصل کرتا ہے۔ آر ای کے لیے کم قیمت کا مطلب ہے کہ وی 2 بھی چھوٹا ہے، جو اس آئینے کے لیے کم تعمیل وولٹیج کی اجازت دیتا ہے، صرف ایک وولٹیج وی 2 سادہ دو قطبی آئینے کے تعمیل وولٹیج سے بڑا ہے۔ اس وجہ سے اس قسم کے آئینے کو وائڈ سوئنگ کرنٹ آئینے بھی کہا جاتا ہے، کیونکہ یہ آؤٹ پٹ وولٹیج کو دوسرے قسم کے آئینے کے مقابلے میں کم سوئنگ کرنے کی اجازت دیتا ہے جو صرف بڑے تعمیل وولٹیج کی قیمت پر بڑے روٹ حاصل کرتے ہیں۔ شکل 4 کے ایم او ایس ایف ای ٹی سرکٹ کے ساتھ، شکل 3 میں موجود سرکٹ کی طرح، اوپ ایمپ گین اے وی جتنا بڑا ہوگا، دیے گئے روٹ پر اتنا ہی چھوٹا آر ای بنایا جا سکتا ہے، اور آئینے کی تعمیل وولٹیج اتنی ہی کم ہوگی۔ دیگر موجودہ آئینے بہت سے نفیس موجودہ آئینے ہوتے ہیں جن میں بنیادی آئینے کے مقابلے میں زیادہ آؤٹ پٹ مزاحمت ہوتی ہے (آؤٹ پٹ وولٹیج سے آزاد موجودہ آؤٹ پٹ کے ساتھ ایک مثالی آئینے سے زیادہ قریب سے رجوع کرتے ہیں) اور درجہ حرارت اور ڈیوائس پیرامیٹر کے تغیرات اور سرکٹ وولٹیج کے اتار چڑھاؤ کے لیے کم حساس کرنٹ پیدا کرتے ہیں۔ یہ ملٹی ٹرانجسٹر آئینے کے سرکٹس دو قطبی اور ایم او ایس ٹرانجسٹر دونوں کے ساتھ استعمال ہوتے ہیں۔ ان سرکٹس میں شامل ہیں: ویڈلر کرنٹ سورس موجودہ ماخذ کے طور پر استعمال ہونے والا ولسن کرنٹ آئینے کاسکوڈڈ موجودہ ذرائع نوٹ بھی دیکھیں موجودہ ماخذ ویڈلر موجودہ ماخذ ولسن موجودہ آئینہ بائی پولر جنکشن ٹرانجسٹر ایم او ایس ایف ای ٹی چینل لمبائی ماڈیولیشن ابتدائی اثر حوالہ جات بیرونی روابط 4 کیو ڈی ٹیک-موجودہ ذرائع اور آئینے سرکٹس کا مجموعہ اور تفصیل اینالاگ سرکٹس الیکٹرانک ڈیزائن الیکٹرانک تصورات