HAL SPARC64
SPARC64 என்பது HAL கணினி அமைப்புகளால் உருவாக்கப்பட்ட ஒரு நுண்செயலி மற்றும் புஜிட்சுவால் தயாரிக்கப்பட்டது. இது SPARC V9 அறிவுறுத்தல் தொகுப்பு கட்டமைப்பை (ISA) செயல்படுத்துகிறது, இது அவ்வாறு செய்த முதல் நுண்செயலி ஆகும். SPARC64 என்பது HAL இன் முதல் நுண்செயலி மற்றும் SPARC64 பிராண்டில் முதல் முறையாகும். இது 101 மற்றும் 118 மெகா ஹெர்ட்ஸ் வேகத்தில் இயங்குகிறது. SPARC64 அவர்களின் அமைப்புகளில் புஜிட்சுவால் பிரத்தியேகமாக பயன்படுத்தப்பட்டது; முதல் அமைப்புகள், புஜிட்சு ஹால்ஸ்டேஷன் மாடல் 330 மற்றும் மாடல் 350 பணிநிலையங்கள், செப்டம்பர் 1995 இல் முறையாக அறிவிக்கப்பட்டு, இரண்டு ஆண்டுகள் தாமதமாக அக்டோபர் 1995 இல் அறிமுகப்படுத்தப்பட்டன. இதைத் தொடர்ந்து 1996இல் SPARC64 II (முன்பு SPARC64 + என்று அழைக்கப்பட்டது) உருவாக்கப்பட்டது. SPARC64 என்பது ஒரு சூப்பர்ஸ்கேலார் நுண்செயலி ஆகும், இது ஒரு சுழற்சிக்கு நான்கு அறிவுறுத்தல்களை வெளியிடுகிறது மற்றும் அவற்றை ஒழுங்கற்ற முறையில் செயல்படுத்துகிறது. இது ஒரு மல்டிஷிப் வடிவமைப்பாகும், இதில் ஏழு டைகள் உள்ளனஃ ஒரு CPU டை, எம். எம். யூ டை, நான்கு CACHE டை மற்றும் ஒரு க்ளோக் டை. CPU டை பெரும்பாலான தர்க்கம், அனைத்து செயலாக்க அலகுகள் மற்றும் ஒரு நிலை 0 (L0) அறிவுறுத்தல் தற்காலிக சேமிப்பு ஆகியவற்றைக் கொண்டுள்ளது. நிறைவேற்றும் அலகுகள் இரண்டு முழு எண் அலகுகள், முகவரி அலகுகள், மிதக்கும் புள்ளி அலகுகள் (எஃப். பி. யூ), நினைவக அலகுகள் ஆகியவற்றைக் கொண்டுள்ளன. FPU வன்பொருள் ஒரு இணைக்கப்பட்ட பெருக்கல் (FMA) அலகு மற்றும் ஒரு வகுத்தல் அலகு ஆகியவற்றைக் கொண்டுள்ளது. ஆனால் FMA அறிவுறுத்தல்கள் உண்மையில் SPARC64 VI இன் படி மட்டுமே இணைக்கப்பட்டுள்ளன (அதாவது, ஒற்றை வட்டத்துடன்). எஃப்எம்ஏ அலகு குழாய் இணைக்கப்பட்டுள்ளது மற்றும் நான்கு-சுழற்சி தாமதம் மற்றும் ஒரு-சுழற்சி-செயல்திறன் ஆகியவற்றைக் கொண்டுள்ளது. பிரிப்பு அலகு குழாய் இணைக்கப்படவில்லை மற்றும் கணிசமாக நீண்ட தாமதங்களைக் கொண்டுள்ளது. L0 அறிவுறுத்தல் தற்காலிக சேமிப்பு 4 KB திறன் கொண்டது, நேரடி வரைபடம் மற்றும் ஒரு சுழற்சி தாமதம் உள்ளது. CPU டை CACHE உடன் இணைக்கப்பட்டுள்ளது மற்றும் MMU பத்து 64-பிட் பேருந்துகளால் இணைக்கப்பட்டுள்ளது. மெய்நிகர் முகவரிகளைக் கொண்ட நான்கு முகவரி பேருந்துகள் ஒவ்வொரு தற்காலிக சேமிப்புக்கும் வழிவகுக்கின்றன. இரண்டு தரவு பேருந்துகள் பதிவுக் கோப்பிலிருந்து தரவை தரவு தற்காலிக சேமிப்பைச் செயல்படுத்தும் இரண்டு CACHE டைகளுக்கு எழுதுகின்றன. நான்கு பேருந்துகள், ஒவ்வொரு CACHE டைவிலிருந்தும் ஒன்று, தரவு அல்லது அறிவுறுத்தல்களை CPU க்கு வழங்குகின்றன. CPU டை 27 லட்சம் டிரான்சிஸ்டர்களைக் கொண்டுள்ளது, 297 மிமீ2 பரப்பளவில் 16.92 மிமீ மூலம் 17.53 மிமீ பரிமாணங்களைக் கொண்டுள்ளது மற்றும் 817 சிக்னல் பம்ப்கள் மற்றும் 1,695 பவர் பம்ப்களைக் கொண்டுள்ளது. எம்எம்யு டை நினைவக மேலாண்மை அலகு, கேச் கட்டுப்படுத்தி மற்றும் வெளிப்புற இடைமுகங்களைக் கொண்டுள்ளது. SPARC64 நினைவகம் மற்றும் உள்ளீடு/வெளியீட்டிற்கான (I/O) தனித்தனி இடைமுகங்களைக் கொண்டுள்ளது. நினைவகத்தை அணுக பயன்படுத்தப்படும் பஸ் 128 பிட்கள் அகலம் கொண்டது. கணினி இடைமுகம் HAL I/O (HIO) பஸ் ஆகும், இது ஒரு 64-பிட் ஒத்திசைவற்ற பஸ் ஆகும். எம். எம். யு 163 மிமீ2 பரப்பளவைக் கொண்டுள்ளது. கேச் டைஸ் ஃபோர் டைஸ் நிலை 1 (எல் 1) அறிவுறுத்தல் மற்றும் தரவு தற்காலிக சேமிப்புகளை செயல்படுத்துகிறது, இதற்கு தலா இரண்டு டைஸ் தேவைப்படுகிறது. இரண்டு சேமிப்புகளும் 128 KB திறன் கொண்டவை. இரண்டு தற்காலிக சேமிப்புகளுக்கும் தாமதம் மூன்று சுழற்சிகள் ஆகும், மேலும் தற்காலிக சேமிப்புகள் நான்கு வழி செட் அசோசியேட்டிவ் ஆகும். தரவு தற்காலிக சேமிப்பு பிழை திருத்தக் குறியீடு (ECC) மற்றும் சமநிலை மூலம் பாதுகாக்கப்படுகிறது. இது 128-பைட் வரி அளவைப் பயன்படுத்துகிறது. ஒவ்வொரு CACHE டை 64 KB தற்காலிக சேமிப்பு மற்றும் தற்காலிக சேமிப்பு குறிச்சொற்களின் ஒரு பகுதியை செயல்படுத்துகிறது. கேச் டை 43 லட்சம் டிரான்சிஸ்டர்களைக் கொண்டுள்ளது, இது 14 மிமீ பரிமாணங்களைக் கொண்டுள்ளது, இது டை பகுதிக்கு 10.11 மிமீ மூலம் 14 மிமீ பரிமாணங்களைக் கொண்டுள்ளது. இதில் 1,854 சாலிடர் பம்ப்கள் உள்ளன, அவற்றில் 446 சிக்னல்கள் மற்றும் 1408 சக்தி கொண்டவை. SPARC64 ஆனது 21.9 மில்லியன் டிரான்சிஸ்டர்களைக் கொண்டிருந்தது. இது புஜிட்சுவால் அவர்களின் சிஎஸ்-55 செயல்முறையில், 0.40 மைக்ரோமீட்டர், நான்கு அடுக்கு உலோக நிரப்பு உலோக-ஆக்சைடு-குறைக்கடத்தி (சிஎம்ஓஎஸ்) செயல்முறையில் உருவாக்கப்பட்டது. ஏழு டைஸ்கள் ஒரு செவ்வக பீங்கான் மல்டி-சிப் தொகுதியில் (எம். சி. எம்) தொகுக்கப்பட்டுள்ளன, அவை எம். சி. எம் இன் அடிப்பகுதியில் சாலிடர் பம்புகளுடன் இணைக்கப்பட்டுள்ளன. எம். சி. எம். இல் 565 ஊசிகள் உள்ளன, அவற்றில் 286 சமிக்ஞை ஊசிகள் மற்றும் 218 சக்தி ஊசிகள், அவை முள் கட்ட வரிசை (பிஜிஏ) ஆக ஒழுங்கமைக்கப்பட்டுள்ளன. எம்சிஎம்மில் பரந்த பேருந்துகள் உள்ளன, அவை ஏழு டைஸ்களையும் இணைக்கின்றன. SPARC64 II (SPARC64 +) என்பது SPARC64 இன் மேலும் ஒரு வளர்ச்சியாகும். இது இரண்டாம் தலைமுறை SPARC64 நுண்செயலி ஆகும். இது 141 மற்றும் 161 மெகா ஹெர்ட்ஸ் வேகத்தில் இயங்கியது. நவம்பர் 1996 மற்றும் டிசம்பர் 1996 இல் அறிமுகப்படுத்தப்பட்ட எச். ஏ. எல். ஸ்டேஷன் மாடல் 375 (141 மெகா ஹெர்ட்ஸ்) மற்றும் மாடல் 385 (161 மெகா ஹெர்ட்ஸ்) பணிநிலையங்களில் புஜிட்சு இதைப் பயன்படுத்தியது. SPARC64 II 1998 இல் SPARC64 III ஆல் வெற்றி பெற்றது. புதிய செயல்முறை மற்றும் சுற்று மாற்றங்களால் இயக்கப்பட்ட அதிக கடிகார அதிர்வெண்கள் காரணமாக SPARC64 II அதிக செயல்திறனைக் கொண்டுள்ளது; மேலும் பின்வரும் நுண் கட்டமைப்பு மேம்பாடுகள் காரணமாக ஒரு சுழற்சிக்கு (ஐபிசி) அதிக அறிவுறுத்தல்கள் உள்ளனஃ நிலை 0 (எல்0) அறிவுறுத்தல் தற்காலிக சேமிப்பின் திறன் 8 கேபி ஆக இரட்டிப்பாக்கப்பட்டது. இயற்பியல் பதிவேடுகளின் எண்ணிக்கை 116ல் இருந்து 128 ஆகவும், பதிவுக் கோப்புகளின் எண்ணிக்கை நான்கில் இருந்து ஐந்தாகவும் அதிகரிக்கப்பட்டது. கிளை வரலாற்று அட்டவணை உள்ளீடுகளின் எண்ணிக்கை 2,048 ஆக இரட்டிப்பாக்கப்பட்டது. இது புஜிட்சுவால் அவர்களின் சிஎஸ்-60 செயல்முறையில் 0.35 மைக்ரோ மீட்டர், ஐந்து அடுக்கு உலோக சிஎம்ஓஎஸ் செயல்முறையில் உருவாக்கப்பட்டது. புதிய செயல்முறை டய்களின் பரப்பளவைக் குறைத்தது, CPU டை 202 மிமீ 2, எம். எம். யூ டை 103 மிமீ 2, மற்றும் CACHE டை 84 மிமீ 2 என அளவிடப்பட்டது. SPARC64 ஜிபி என்பது HAL மற்றும் புஜிட்சு உருவாக்கிய தொடர்புடைய நுண்செயலிகளின் தொடர் ஆகும், இது புஜிட்சு ஜிபி7000எஃப் மற்றும் பிரைம்பவர் சேவையகங்களில் பயன்படுத்தப்படுகிறது. முதல் SPARC64 ஜிபி என்பது SPARC64 II இன் மேலும் வளர்ச்சியாகும். இது மூன்றாம் தலைமுறை SPARC64 நுண்செயலி மற்றும் இது அறிமுகப்படுத்தப்படுவதற்கு முன்பு SPARC64 III என்று அழைக்கப்பட்டது. SPARC64 ஜிபி 225,250 மற்றும் 275 மெகா ஹெர்ட்ஸ் கடிகார அதிர்வெண்களில் இயங்குகிறது. பன்முகச் செயலாக்கத்தை ஆதரிக்கும் எச்ஏஎல் நிறுவனத்தின் முதல் நுண்செயலி இதுவாகும். HP PA-8500, IBM POWER3 மற்றும் சன் அல்ட்ராஸ்பார்க் II ஆகியவை முக்கிய போட்டியாளர்களாக இருந்தன. SPARC64 ஜிபி ஜூலை 1997 இல் ஒலிப்பதிவு செய்யப்பட்டது. இது 11 ஏப்ரல் 1998 அன்று அறிவிக்கப்பட்டது, 225 மற்றும் 250 மெகா ஹெர்ட்ஸ் பதிப்புகள் டிசம்பர் 1998 இல் அறிமுகப்படுத்தப்பட்டன. மார்ச் 1999 இல் 275 மெகா ஹெர்ட்ஸ் பதிப்பு அறிமுகப்படுத்தப்பட்டது. இது SPARC64 II இன் ஒற்றை-இறப்பு செயல்படுத்தலாகும், இது மாற்றங்களுடன் ஒருங்கிணைக்கப்பட்டது, CPU டை மற்றும் நான்கு CACHE இல் இரண்டு இறக்கின்றன. எம். எம். யுவை மாற்றுவது மற்றும் அல்ட்ரா போர்ட் கட்டமைப்பைப் பயன்படுத்தி ஒரு புதிய அமைப்பு இடைமுகம் போன்ற மைக்ரோஆர்கிடெக்சரில் ஏராளமான மாற்றங்கள் மற்றும் மேம்பாடுகள் செய்யப்பட்டன. இது மேம்பட்ட கிளை முன்கணிப்பு, கடிகார அதிர்வெண்களை மேம்படுத்த ஒரு கூடுதல் குழாய் நிலை மற்றும் கூடுதல் மற்றும் கழித்தல் வழிமுறைகளை செயல்படுத்தக்கூடிய இரண்டாவது FPU ஆகியவற்றைக் கொண்டிருந்தது. டை பகுதியை சேமிக்க முதல் நகலுக்கு பதிலாக குறைந்த செயல்பாட்டின் எஃப். பி. யூ சேர்க்கப்பட்டது; இரண்டாவது எஃப். பி. யூ முதல் பாதி அளவு. இது அனைத்து அறிவுறுத்தல்களுக்கும் மூன்று சுழற்சி தாமதத்தைக் கொண்டுள்ளது. சிக்கலான SPARC64 II நினைவக மேலாண்மை அலகு (எம். எம். யூ) சோலாரிஸ் இயக்க முறைமையுடன் இணக்கமான ஒரு எளிய அலகு மூலம் மாற்றப்பட்டது. முன்னதாக, SPARC64 அமைப்புகள் SPARC64/OS ஐ இயக்கின, இது SPARC64 ஐ ஆதரிக்கும் HAL ஆல் உருவாக்கப்பட்ட சோலாரிஸின் வழித்தோன்றலாகும். L1 தற்காலிக சேமிப்பு 128 KB இலிருந்து 64 KB ஆக குறைக்கப்பட்டது (நான்கு CACHE இறப்புகளில் இரண்டு மட்டுமே SPARC64 II இலிருந்து ஒருங்கிணைக்கப்பட்டதற்கான காரணம்). 1 முதல் 16 எம்பி திறன் கொண்ட ஒரு பெரிய வெளிப்புற எல் 2 தற்காலிக சேமிப்பை வழங்குவதன் மூலம் தொடர்புடைய செயல்திறன் இழப்பு குறைக்கப்பட்டது. எல் 2 தற்காலிக சேமிப்பு ஒரு பிரத்யேக 128-பிட் தரவு பஸ் மூலம் அணுகப்படுகிறது, இது நுண்செயலியின் அதே அல்லது அரை கடிகார அதிர்வெண்ணில் இயங்குகிறது. L2 தற்காலிக சேமிப்பு உள்ளடக்கியது, அதாவது இது L1 தற்காலிக சேமிப்புகளின் சூப்பர் செட் ஆகும். L1 மற்றும் L2 தற்காலிக சேமிப்பு இரண்டும் அவற்றின் தரவை ECC மற்றும் அவற்றின் குறிச்சொற்களால் சமமாக பாதுகாக்கின்றன. SPARC64 II இன் தனியுரிம அமைப்பு இடைமுகம் அல்ட்ரா போர்ட் கட்டமைப்புடன் இணக்கமான ஒன்றால் மாற்றப்பட்டது. இது SPARC64 III சன் மைக்ரோ எலக்ட்ரானிக்ஸ் சிப்செட்களைப் பயன்படுத்த உதவியது. கணினி பஸ் நுண்செயலியின் அதிர்வெண்ணில் பாதி, மூன்றில் ஒரு பங்கு, கால் அல்லது ஐந்தில் ஒரு பங்கு, அதிகபட்சம் 150 மெகா ஹெர்ட்ஸ் வரை இயங்குகிறது. இதில் 17.6 மில்லியன் டிரான்சிஸ்டர்கள் இருந்தன, அவற்றில் 6 மில்லியன் தர்க்கத்திற்கானவை மற்றும் 11.6 மில்லியன் தற்காலிக சேமிப்புகள் மற்றும் டி. எல். பி. களில் உள்ளன. டை 210 மிமீ 2 பரப்பளவைக் கொண்டுள்ளது. இது புஜிட்சுவால் அவர்களின் சிஎஸ்-70 செயல்முறையில், 0.24 மைக்ரோமீட்டர், ஐந்து அடுக்கு உலோகம், சிஎம்ஓஎஸ் செயல்முறையில் உருவாக்கப்பட்டது. இது 957-பேட் ஃபிளிப்-சிப் லேண்ட் கிரிட் அரே (எல்ஜிஏ) தொகுப்பில் 42.5 மிமீ மற்றும் 42.5 மிமீ பரிமாணங்களுடன் தொகுக்கப்பட்டுள்ளது. 957 பட்டைகளில், 552 சமிக்ஞைகளுக்கானவை மற்றும் 405 மின்சாரம் மற்றும் தரைக்கானவை. உள் மின்னழுத்தம் 2.5 வி, ஐ/ஓ மின்னழுத்தம் 3.3 வி. அதிகபட்ச மின் நுகர்வு 60 டபிள்யூ 275 மெகா ஹெர்ட்ஸ் ஆகும். அல்ட்ரா போர்ட் ஆர்க்கிடெக்சர் (யுபிஏ) சமிக்ஞைகள் 3 வோல்ட் குறைந்த மின்னழுத்த டிரான்சிஸ்டர் டிரான்சிஸ்டர் லாஜிக் (எல்விடிடிஎல்) நிலைகளுடன் இணக்கமாக உள்ளன, வேறுபட்ட கடிகார சமிக்ஞைகளைத் தவிர அவை 3 வோல்ட் போலி உமிழ்ப்பான் இணைந்த தர்க்க (பிஇசிஎல்) நிலைகளுடன் இணக்கமாக உள்ளன. இரண்டாவது மற்றும் மூன்றாவது SPARC64 ஜி. பி. க்கள் நான்காவது தலைமுறை SPARC64 நுண்செயலிகள் ஆகும். இரண்டாவது SPARC64 ஜிபி முதல் வளர்ச்சியாகும், இது 400 முதல் 563 மெகா ஹெர்ட்ஸ் வரை இயங்குகிறது. 400 மற்றும் 450 மெகா ஹெர்ட்ஸ் வேகத்தில் இயங்கும் முதல் பதிப்புகள் ஆகஸ்ட் 1,2000 அன்று அறிமுகப்படுத்தப்பட்டன. இது பெரிய L1 அறிவுறுத்தல் மற்றும் தரவு தற்காலிக சேமிப்புகளைக் கொண்டிருந்தது, ஒவ்வொன்றும் 128 KB ஆக இரட்டிப்பாகியது; 16,384 உள்ளீடுகளைக் கொண்ட ஒரு பெரிய BHT இன் விளைவாக சிறந்த கிளை கணிப்பு; காட்சி அறிவுறுத்தல் தொகுப்புக்கான (VIS) ஆதரவு; மற்றும் இரட்டை தரவு விகிதம் (DDR) SRAM இலிருந்து கட்டப்பட்ட ஒரு L2 தற்காலிக சேமிப்பு. இது 30 மில்லியன் டிரான்சிஸ்டர்களைக் கொண்டிருந்தது மற்றும் புஜிட்சுவால் அவர்களின் சிஎஸ்80 செயல்முறையில் புனையப்பட்டது, இது ஆறு நிலை செம்பு ஒன்றோடொன்று இணைப்புடன் 0.18 மைக்ரோமீட்டர் சிஎம்ஓஎஸ் செயல்முறையாகும். இது 1.8 வி உள் மின் விநியோகத்தையும், ஐ/ஓ-க்கு 2.5 அல்லது 3.3 வி மின் விநியோகத்தையும் பயன்படுத்தியது. இது 1,206-தொடர்பு பந்து கட்டம் வரிசையில் (பிஜிஏ) 37.5 மிமீ மற்றும் 37.5 மிமீ அளவிடப்பட்டது. 1, 206 தொடர்புகளில், 552 சமிக்ஞைகள் மற்றும் 405 சக்தி அல்லது தரை. மூன்றாவது SPARC64 ஜிபி மைக்ரோஆர்கிடெக்சரைப் பொறுத்தவரை இரண்டாவது மாதிரியாக இருந்தது. இது 600 முதல் 810 மெகா ஹெர்ட்ஸ் வேகத்தில் இயங்கியது. முதல் பதிப்புகள் 2001 இல் அறிமுகப்படுத்தப்பட்டன. 700, 788 மற்றும் 810 மெகா ஹெர்ட்ஸ் பதிப்புகள் 17 ஜூலை 2002 அன்று அறிமுகப்படுத்தப்பட்டன. இது ஃபுஜிட்சுவால் அவர்களின் 0.15 மைக்ரோமீட்டர் CS85 செயல்முறையில் ஆறு நிலை செம்பு ஒன்றோடொன்று இணைப்புடன் உருவாக்கப்பட்டது. இது 1.5 வி உள் மின் விநியோகத்தையும், ஐ/ஓ-க்கு 1.8 அல்லது 2.5 வி மின் விநியோகத்தையும் பயன்படுத்தியது. மேலும் பார்க்க SPARC64 V (இந்தக் கட்டுரை SPARC64 V +, VI, VII, VII +, VIIIfx, IXfx, X, X +, மற்றும் XIfx ஆகியவற்றையும் உள்ளடக்கியது) குறிப்புகள் குறிப்புகள் கணினிகிராம் (11 மார்ச் 1994). ["எச்ஏஎல் ஃபுஜிட்சுவிலிருந்து முதல் 64-பிட் ஸ்பார்க் சிலிக்கானைப் பெறுகிறது"]. கணினி வணிக விமர்சனம். கம்ப்யூட்டர் கிராம் (19 செப்டம்பர் 1995). ["எச்ஏஎல் இறுதியாக 64-பிட் ஹால்ஸ்டேஷன் லைனுடன் சந்தைக்கு வருகிறது"]. கணினி வணிக விமர்சனம். புஜிட்சு லிமிடெட் (17 ஜூலை 2002). புஜிட்சுவின் பிரைம்பவர் சேவையகங்கள் மற்றொரு பெரிய செயல்திறன் ஊக்கத்தை பெறுகின்றன. (செய்தி வெளியீடு). புஜிட்சு லிமிடெட் (17 ஜூலை 2002). SPARC64 ஜிபி 400-810 மெகா ஹெர்ட்ஸ் தொழில்நுட்ப சுருக்கம். எச்ஏஎல் கணினி அமைப்புகள். SPARC64. எச்ஏஎல் கம்ப்யூட்டர் சிஸ்டம்ஸ் (14-15 ஆகஸ்ட் 1995). SPARC64 +: HAL இன் இரண்டாம் தலைமுறை 64-பிட் SPARC செயலி. ஹாட் சிப்ஸ் VII. எச்ஏஎல் கம்ப்யூட்டர் சிஸ்டம்ஸ் (29 ஏப்ரல் 1999). SPARC64 I தயாரிப்பு கண்ணோட்டம். எச்ஏஎல் கம்ப்யூட்டர் சிஸ்டம்ஸ் (29 ஏப்ரல் 1999). SPARC64 II தயாரிப்பு கண்ணோட்டம். எச்ஏஎல் கம்ப்யூட்டர் சிஸ்டம்ஸ் (29 ஏப்ரல் 1999). SPARC64 III தயாரிப்பு கண்ணோட்டம். க்வெனாப், லின்லி (6 மார்ச் 1995). "எச்ஏஎல் மல்டிசிப் எஸ். பி. ஏ. ஆர். சி செயலியை வெளிப்படுத்துகிறது". நுண்செயலி அறிக்கை. பாடல், பீட்டர் (8 டிசம்பர் 1997). "எச்ஏஎல் பேக்ஸ் SPARC64; ஒற்றை சிப் மீது". நுண்செயலி அறிக்கை. புஜிட்சு நுண்செயலிகள் SPARC நுண்செயலிகள் சூப்பர்ஸ்காலர் நுண்செயலிகள்