Intel 8259
इंटेल 8259 एक प्रोग्रामेबल इंटरप्ट कंट्रोलर (पी. आई. सी.) है जिसे इंटेल 8085 और इंटेल 8086 माइक्रोप्रोसेसरों के लिए डिज़ाइन किया गया है। प्रारंभिक भाग 8259 था, एक बाद का ए प्रत्यय संस्करण 8086 या 8088 प्रोसेसर के साथ ऊपर की ओर संगत और उपयोग करने योग्य था। 8259 होस्ट माइक्रोप्रोसेसर के लिए एकल इंटरप्ट आउटपुट में कई इंटरप्ट इनपुट स्रोतों को जोड़ता है, जो प्रोसेसर चिप पर पाए जाने वाले एक या दो स्तरों से परे सिस्टम में उपलब्ध इंटरप्ट स्तरों का विस्तार करता है। 8259ए मूल आईबीएम पीसी और आईबीएम पीसी एटी में आईएसए बस के लिए इंटरप्ट कंट्रोलर था। 8259 को 1976 में इंटेल के एमसीएस 85 परिवार के हिस्से के रूप में पेश किया गया था। 8259ए को 1981 में पेश किए गए मूल पीसी में शामिल किया गया था और 1983 में पेश किए जाने पर पीसी/एक्सटी द्वारा बनाए रखा गया था। पीसी/एटी की शुरुआत के साथ एक दूसरा 8259ए जोड़ा गया था। 8259 सममित बहु-प्रोसेसर पी. सी. में अपनी शुरुआत के बाद से इंटेल ए. पी. आई. सी. वास्तुकला के साथ सह-अस्तित्व में है। आधुनिक पीसी ने इंटेल एपीआईसी आर्किटेक्चर के पक्ष में 8259ए को चरणबद्ध तरीके से समाप्त करना शुरू कर दिया है। हालांकि, अब एक अलग चिप नहीं होने के बावजूद, 8259ए इंटरफेस अभी भी आधुनिक x86 मदरबोर्ड पर प्लेटफॉर्म कंट्रोलर हब या साउथब्रिज चिपसेट द्वारा प्रदान किया जाता है। कार्यात्मक विवरण 8259 पर मुख्य संकेत पिन इस प्रकार हैंः आई. आर. क्यू. 7 के माध्यम से आई. आर. क्यू. 0 नामक आठ इंटरप्ट इनपुट अनुरोध लाइनें, आई. एन. टी. आर. नामक एक इंटरप्ट अनुरोध आउटपुट लाइन, इंटरप्ट लेवल या वेक्टर ऑफसेट को संप्रेषित करने के लिए आई. एन. टी. ए., डी. 0 से डी. 7 नामक इंटरप्ट पावती लाइन। अन्य कनेक्शनों में 8259 के बीच कैस्केडिंग के लिए CAS0 से CAS2 शामिल हैं। 64 आई. आर. क्यू. तक प्रदान करने के लिए आठ गुलाम 8259 तक को मास्टर 8259 को कैस्केड किया जा सकता है। 8259 को एक स्लेव 8259 की आई. एन. टी. लाइन को एक मास्टर 8259 की आई. आर. क्यू. लाइन से जोड़कर कैस्केड किया जाता है। एंड ऑफ इंटरप्ट (ई. ओ. आई.) संचालन विशिष्ट ई. ओ. आई., गैर-विशिष्ट ई. ओ. आई. और स्वतः-ई. ओ. आई. का समर्थन करते हैं। एक विशिष्ट ई. ओ. आई. आई. आर. क्यू. स्तर को निर्दिष्ट करता है जिसे वह आई. एस. आर. में स्वीकार कर रहा है। एक गैर-विशिष्ट ई. ओ. आई. आई. एस. आर. में आई. आर. क्यू. स्तर को पुनर्निर्धारित करता है। स्वतः-ई. ओ. आई. व्यवधान स्वीकार किए जाने के तुरंत बाद आई. एस. आर. में आई. आर. क्यू. स्तर को पुनर्स्थापित करता है। एज और लेवल इंटरप्ट ट्रिगर मोड 8259ए द्वारा समर्थित हैं। निश्चित प्राथमिकता और घूर्णन प्राथमिकता मोड समर्थित हैं। 8259 को 8080/8085 या 8086/8088 के साथ काम करने के लिए कॉन्फ़िगर किया जा सकता है। 8086/8088 पर, इंटरप्ट कंट्रोलर डेटा बस पर एक इंटरप्ट नंबर प्रदान करेगा जब कोई इंटरप्ट होगा। 8080/8085 का इंटरप्ट साइकिल डेटा बस पर तीन बाइट्स जारी करेगा (8080/8085 निर्देश सेट में कॉल निर्देश के अनुरूप)। 8259ए 8259 (विशेष रूप से बफर मोड और स्तर-ट्रिगर मोड में) की तुलना में अतिरिक्त कार्यक्षमता प्रदान करता है और इसके साथ ऊपर की ओर संगत है। डी. ओ. एस. और माइक्रोसॉफ्ट विंडोज के संयोजन में डी. ओ. एस. और विंडोज प्रोग्रामिंग 8259 ने पीछे की ओर संगतता के लिए कई भ्रमित करने वाले मुद्दे पेश किए हैं, जो 1981 में पेश किए गए मूल पी. सी. तक फैले हुए हैं। पहला मुद्दा कमोबेश दूसरे मुद्दे की जड़ है। डी. ओ. एस. उपकरण चालकों से उम्मीद की जाती है कि वे अपने उपकरण की सर्विसिंग समाप्त करने पर 8259 पर एक गैर-विशिष्ट ई. ओ. आई. भेजेंगे। यह डी. ओ. एस. में 8259 के किसी भी अन्य ई. ओ. आई. मोड के उपयोग को रोकता है, और मास्टर 8259 से स्लेव 8259 में बदले गए उपकरण व्यवधानों के बीच अंतर को बाहर करता है। दूसरा मुद्दा पीसी/एटी में स्लेव 8259 की शुरुआत से आईआरक्यू2 और आईआरक्यू9 के उपयोग से संबंधित है। स्लेव 8259 का आई. एन. टी. आउटपुट मास्टर के आई. आर. 2 से जुड़ा होता है। आई. एस. ए. बस की आई. आर. क्यू. 2 लाइन, जो मूल रूप से इस आई. आर. 2 से जुड़ी थी, को स्लेव के आई. आर. 1 में बदल दिया गया था। इस प्रकार पुरानी आईआरक्यू2 लाइन अब सीपीयू में आईआरक्यू9 उत्पन्न करती है। डी. ओ. एस. उपकरण चालकों के साथ पीछे की ओर संगतता की अनुमति देने के लिए जो अभी भी आई. आर. क्यू. 2 के लिए स्थापित हैं, आई. आर. क्यू. 9 के लिए बी. आई. ओ. एस. द्वारा एक हैंडलर स्थापित किया जाता है जो इंटरप्ट को मूल आई. आर. क्यू. 2 हैंडलर पर पुनर्निर्देशित करता है। पी. सी. पर, बी. आई. ओ. एस. (और इस प्रकार डी. ओ. एस.) पारंपरिक रूप से वेक्टर ऑफसेट 8 (आई. एन. टी. 08-आई. एन. टी. 0. एफ.) को बाधित करने के लिए मास्टर 8259 इंटरप्ट अनुरोधों (आई. आर. क्यू. 0-आई. आर. क्यू. 7) और वेक्टर ऑफसेट 112 (आई. एन. टी. 70-आई. एन. टी. 77) को बाधित करने के लिए स्लेव 8259 (पी. सी./ए. टी. और बाद में) इंटरप्ट अनुरोधों (आई. आर. क्यू. 8-आई. आर. क्यू. 15) को मैप करता है। यह पहले 32 (आई. एन. टी. 00-आई. एन. टी. 1. एफ.) इंटरप्ट वैक्टरों को प्रोसेसर द्वारा आंतरिक अपवादों के लिए आरक्षित किए जाने के बावजूद किया गया था (इसे किसी कारण से पी. सी. के डिजाइन के लिए नजरअंदाज कर दिया गया था)। अपवादों के लिए आरक्षित वैक्टरों के कारण अधिकांश अन्य ऑपरेटिंग सिस्टम 8259 आईआरक्यू (यदि एक प्लेटफॉर्म पर उपयोग किया जाता है) को दूसरे इंटरप्ट वेक्टर बेस ऑफसेट में मैप (कम से कम मास्टर) करते हैं। अन्य प्रचालन प्रणालियाँ चूंकि अधिकांश अन्य प्रचालन प्रणालियाँ उपकरण चालक की अपेक्षाओं में परिवर्तन की अनुमति देती हैं, इसलिए संचालन के अन्य 8259 तरीकों, जैसे कि ऑटो-ईओआई, का उपयोग किया जा सकता है। यह आधुनिक x86 हार्डवेयर के लिए विशेष रूप से महत्वपूर्ण है जिसमें 8259 के साथ संवाद करते समय I/O पते की जगह में देरी पर एक महत्वपूर्ण समय खर्च किया जा सकता है। यह 8259s के साथ एक मल्टीप्रोसेसर x86 प्रणाली में समन्वय में कई अन्य अनुकूलन की भी अनुमति देता है, जैसे कि महत्वपूर्ण खंड। एज और लेवल ट्रिगर मोड चूंकि आई. एस. ए. बस लेवल ट्रिगर इंटरप्ट का समर्थन नहीं करती है, इसलिए आई. एस. ए. उपकरणों से जुड़े इंटरप्ट के लिए लेवल ट्रिगर मोड का उपयोग नहीं किया जा सकता है। इसका मतलब है कि पीसी/एक्सटी, पीसी/एटी और संगत प्रणालियों पर 8259 को एज ट्रिगर मोड के लिए प्रोग्राम किया जाना चाहिए। एम. सी. ए. प्रणालियों पर, उपकरण स्तर ट्रिगर इंटरप्ट का उपयोग करते हैं और इंटरप्ट नियंत्रक हमेशा स्तर ट्रिगर मोड में काम करने के लिए हार्डवायर्ड होता है। नई ई. आई. एस. ए., पी. सी. आई. और बाद की प्रणालियों पर एज/लेवल कंट्रोल रजिस्टर (ई. एल. सी. आर.) प्रति आई. आर. क्यू. लाइन मोड को नियंत्रित करते हैं, जिससे प्रभावी रूप से 8259 के मोड को आई. एस. ए. बसों के साथ ऐसी प्रणालियों के लिए अप्रासंगिक बना दिया जाता है। ई. एल. सी. आर. को सही संचालन के लिए सिस्टम स्टार्टअप में बी. आई. ओ. एस. द्वारा क्रमादेशित किया जाता है। ई. एल. सी. आर. x86 आई/ओ पता स्थान में 0x4d0 और 0x4d1 स्थित हैं। वे 8-बिट चौड़े हैं, प्रत्येक बिट 8259 से आईआरक्यू के अनुरूप है। जब एक बिट सेट किया जाता है, तो आईआरक्यू स्तर ट्रिगर मोड में होता है; अन्यथा, आईआरक्यू एज ट्रिगर मोड में होता है। नकली व्यवधान 8259 कई स्थितियों के जवाब में नकली व्यवधान उत्पन्न करता है। पहला एक आईआरक्यू लाइन है जिसे स्वीकार करने से पहले निष्क्रिय किया जा रहा है। यह आईआरक्यू लाइनों पर शोर के कारण हो सकता है। एज ट्रिगर मोड में, शोर को 100 एनएस के लिए निम्न स्थिति में रेखा को बनाए रखना चाहिए। जब शोर कम हो जाता है, तो एक पुल-अप प्रतिरोधक आईआरक्यू लाइन को उच्च पर वापस कर देता है, इस प्रकार एक गलत व्यवधान उत्पन्न होता है। लेवल ट्रिगर मोड में, शोर सिस्टम आई. एन. टी. आर. लाइन पर उच्च संकेत स्तर का कारण बन सकता है। यदि प्रणाली एक पावती अनुरोध भेजती है, तो 8259 के पास हल करने के लिए कुछ भी नहीं है और इस प्रकार प्रतिक्रिया में एक IRQ7 भेजता है। यह पहला मामला नकली आईआरक्यू7 उत्पन्न करेगा। इसी तरह का मामला तब हो सकता है जब 8259 अनमास्क और आईआरक्यू इनपुट डी-एसर्शन को ठीक से सिंक्रनाइज़ नहीं किया जाता है। कई प्रणालियों में, आईआरक्यू इनपुट को आई/ओ लेखन द्वारा निष्क्रिय कर दिया जाता है, और प्रोसेसर तब तक प्रतीक्षा नहीं करता जब तक कि लेखन आई/ओ उपकरण तक नहीं पहुंच जाता। यदि प्रोसेसर जारी रहता है और आईआरक्यू इनपुट को निष्क्रिय करने से पहले 8259 आईआरक्यू को खोल देता है, तो 8259 फिर से आईएनटीआर का दावा करेगा। जब तक प्रोसेसर इस आई. एन. टी. आर. को पहचानता है और 8259 से आई. आर. क्यू. को पढ़ने के लिए एक पावती जारी करता है, तब तक आई. आर. क्यू. इनपुट निष्क्रिय हो सकता है, और 8259 एक नकली आई. आर. क्यू. 7 देता है। दूसरा मास्टर 8259 का IRQ2 सक्रिय उच्च होता है जब स्लेव 8259 की IRQ लाइनें एक इंटरप्ट पावती के गिरने वाले किनारे पर निष्क्रिय होती हैं। यह दूसरा मामला नकली आईआरक्यू15 उत्पन्न करेगा, लेकिन दुर्लभ है। पी. सी./एक्स. टी. और पी. सी./ए. टी. पी. सी./एक्स. टी. आई. एस. ए. प्रणाली में एक 8259 नियंत्रक था, जबकि पी. सी./ए. टी. और बाद के प्रणालियों में दो 8259 नियंत्रक थे, मास्टर और स्लेव। आईआरक्यू0 से आईआरक्यू7 मास्टर 8259 की इंटरप्ट लाइनें हैं, जबकि आईआरक्यू8 से आईआरक्यू15 स्लेव 8259 की इंटरप्ट लाइनें हैं। 8259 पर पिन पर आई. आर. 0 से आई. आर. 7 तक के लेबल होते हैं। आई. आर. क्यू. 0 से आई. आर. क्यू. 15 तक आई. एस. ए. बस की लाइनों के नाम हैं जिनसे 8259 जुड़ी हुई हैं। प्रकार भी देखें उन्नत प्रोग्रामेबल इंटरप्ट कंट्रोलर (एपीआईसी) आई. एफ. (x86 फ्लैग) इंटरप्ट हैंडलर इंटरप्ट लेटेंसी नॉन-मास्केबल इंटरप्ट (एन. एम. आई.) प्रोग्रामेबल इंटरप्ट कंट्रोलर (पी. आई. सी.) संदर्भ गिलुवे, फ्रैंक वैन। अनडॉक्यूमेंटेड पीसी। ए-डब्ल्यू डेवलपर्स प्रेस, 1997। मैकगिवर्न, जोसेफ। इंटरप्ट-ड्रिवेन पीसी सिस्टम डिज़ाइन। एनाबुक्स, 1998। आईबीएम पर्सनल सिस्टम/2 हार्डवेयर इंटरफेस तकनीकी संदर्भ-वास्तुकला। आई. बी. एम., 1990। आईबीएम प्रकाशन 84एफ8933 बाहरी लिंक 8259ए प्रोग्रामेबल इंटरप्ट कंट्रोलर इंटेल चिपसेट आईबीएम पीसी संगत इनपुट/आउटपुट इंटीग्रेटेड सर्किट इंटरप्ट