PowerPC e200
पावरपीसी ई200 32-बिट पावर आईएसए माइक्रोप्रोसेसर कोर का एक परिवार है जिसे फ्रीस्केल द्वारा मोटर वाहन और औद्योगिक नियंत्रण प्रणालियों में प्राथमिक उपयोग के लिए विकसित किया गया है। कोर को 600 मेगाहर्ट्ज तक की गति के साथ सिस्टम-ऑन-ए-चिप (एसओसी) डिजाइन में सीपीयू भाग बनाने के लिए डिज़ाइन किया गया है, इस प्रकार उन्हें एम्बेडेड अनुप्रयोगों के लिए आदर्श बनाता है। ई200 कोर एम. पी. सी. 5. एक्स. परिवार प्रोसेसर से विकसित किया गया है, जो बदले में पावरक्यू. यू. आई. सी. सी. एस. सी. प्रोसेसर में एम. पी. सी. 8. एक्स. कोर से लिया गया है। ई200 पावर आई. एस. ए. v.2.03 के साथ-साथ पिछले बुक ई विनिर्देश का पालन करता है। सभी ई-200 कोर आधारित माइक्रोप्रोसेसरों को एम. पी. सी. 55. एक्स. और एम. पी. सी. 56. एक्स./जे. पी. सी. 56. एक्स. योजना में नामित किया गया है, जिसे एम. पी. सी. 52. एक्स. प्रोसेसरों के साथ भ्रमित नहीं होना चाहिए जो पावर. पी. सी. ई. 300 कोर पर आधारित है। अप्रैल 2007 में फ्रीस्केल और आईपीएक्सट्रीम ने अन्य निर्माताओं को लाइसेंस देने के लिए ई-200 कोर खोले। कॉन्टिनेंटल एजी और फ्रीस्केल स्पेस विकसित कर रहे हैं, जो कारों में इलेक्ट्रॉनिक ब्रेक सिस्टम के लिए डिज़ाइन किया गया एक ट्राइ-कोर ई 200 आधारित प्रोसेसर है। एस. टी. माइक्रोइलेक्ट्रॉनिक्स और फ्रीस्केल ने संयुक्त रूप से एम. पी. सी. 56x/एस. पी. सी. 56x परिवार में ई. 200 पर आधारित मोटर वाहन अनुप्रयोगों के लिए माइक्रोकंट्रोलर विकसित किए हैं। कोर ई 200 परिवार में छह कोर होते हैं, जो सरल निम्न-अंत से लेकर प्रकृति में जटिल उच्च-अंत तक होते हैं। e200z0 सबसे सरल कोर, e200z0 में एक क्रम में, चार चरण वाली पाइपलाइन है। इसमें कोई एम. एम. यू., कोई कैश और कोई एफ. पी. यू. नहीं है। यह पावर आई. एस. ए. के परिवर्तनीय बिट लंबाई (वी. एल. ई.) भाग का उपयोग करता है, जो अन्यथा मानक 32-बिट पावर पी. सी. बुक ई. आई. एस. ए. के 16-बिट संस्करणों का उपयोग करता है, इस प्रकार कोड पदचिह्न को 30 प्रतिशत तक कम करता है। इसमें एकल 32-बिट ए. एम. बी. ए. 2.0v6 बस इंटरफेस है। लोड/स्टोर इकाई पाइपलाइन्ड होती है, जिसमें 1-चक्र लोड विलंबता होती है और प्रति चक्र एक लोड या स्टोर संचालन के थ्रूपुट का समर्थन करती है। e200z0 का उपयोग MPC5510 में एक वैकल्पिक सह-प्रोसेसर के रूप में एक e200z1 कोर के साथ किया जाता है, जो उस चिप को एक मल्टीकोर प्रोसेसर बनाता है। e200z0 अन्य e200 आधारित प्रोसेसर के साथ-साथ बहुत कम अंत वाले स्टैंड अलोन प्रोसेसर के लिए सह-प्रोसेसर के रूप में उपलब्ध है। ई200जेड1 ई200जेड1 में एक शाखा भविष्यवाणी इकाई और एक 8 प्रविष्टि एमएमयू के साथ एक चार-चरण, एकल-मुद्दा पाइपलाइन है, कोई कैश नहीं है और कोई एफपीयू नहीं है। यह पूर्ण 32-बिट पावरपीसी आई. एस. ए. के साथ-साथ वी. एल. ई. निर्देशों का उपयोग कर सकता है। यह दोहरे 32-बिट ए. एम. बी. ए. 2.0v6 बस इंटरफेस का उपयोग करता है। लोड/स्टोर इकाई पाइपलाइन्ड होती है, जिसमें 1-चक्र लोड विलंबता होती है और प्रति चक्र एक लोड या स्टोर संचालन के थ्रूपुट का समर्थन करती है। ई200जेड3 ई200जेड3 में एक शाखा भविष्यवाणी इकाई, एक 16 प्रविष्टि एमएमयू और एक सिमडी सक्षम एफपीयू के साथ एक चार-चरण, एकल-मुद्दा पाइपलाइन है। इसमें कोई कैश नहीं है। यह पूर्ण 32-बिट पावरपीसी आई. एस. ए. के साथ-साथ वी. एल. ई. निर्देशों का उपयोग कर सकता है। यह दोहरे 64-बिट ए. एम. बी. ए. 2.0v6 बस इंटरफेस का उपयोग करता है। लोड/स्टोर इकाई पाइपलाइन्ड होती है, जिसमें 1-चक्र लोड विलंबता होती है और प्रति चक्र एक लोड या स्टोर संचालन के थ्रूपुट का समर्थन करती है। ई200जेड4 ई200जेड4 में एक शाखा भविष्यवाणी इकाई के साथ पांच-चरण, दोहरी-समस्या पाइपलाइन, एक 16 प्रविष्टि एमएमयू, सिग्नल प्रोसेसिंग एक्सटेंशन (एसपीई), एक सिमडी सक्षम एकल परिशुद्धता एफपीयू और एक 4 किलोबाइट 2/4-तरफा सेट सहयोगी निर्देश एल1 कैश (स्यूडो राउंड-रॉबिन प्रतिस्थापन एल्गोरिदम) है। इसमें कोई डेटा कैश नहीं है। यह पूर्ण 32-बिट पावरपीसी आई. एस. ए. के साथ-साथ वी. एल. ई. निर्देशों का उपयोग कर सकता है। यह एक दोहरी 64-बिट बस ए. एम. बी. ए. 2.0v6 इंटरफेस का उपयोग करता है। लोड/स्टोर इकाई पाइपलाइन्ड होती है, जिसमें 2-चक्र लोड विलंबता होती है और प्रति चक्र एक लोड या स्टोर संचालन के थ्रूपुट का समर्थन करती है। व्युत्पन्न के आधार पर एसपीई या एलएसपी का समर्थन किया जा सकता है। e200z6 ई200z6 में एक शाखा भविष्यवाणी इकाई के साथ सात-चरण, एकल-मुद्दा पाइपलाइन, एक 32 प्रविष्टि एमएमयू, सिग्नल प्रोसेसिंग एक्सटेंशन (एसपीई), एक सिमडी सक्षम एकल-परिशुद्धता एफपीयू और एक 8-तरफा सेट सहयोगी 32 कीबी एकीकृत डेटा/निर्देश एल1 कैश है। यह पूर्ण 32-बिट पावरपीसी आई. एस. ए. के साथ-साथ वी. एल. ई. निर्देशों का उपयोग कर सकता है। यह एकल 64-बिट बस ए. एम. बी. ए. 2.0v6 इंटरफेस का उपयोग करता है। लोड/स्टोर इकाई पाइपलाइन्ड होती है, जिसमें 3-चक्र लोड विलंबता होती है और प्रति चक्र एक लोड या स्टोर संचालन के थ्रूपुट का समर्थन करती है। e200z7 e200z7 में एक शाखा भविष्यवाणी इकाई के साथ एक दस-चरण, दोहरे मुद्दे वाली पाइपलाइन, एक 32 प्रविष्टि एमएमयू, एक सिमडी सक्षम एकल-परिशुद्धता एफपीयू और 16-केबी, 4 तरह से सेट-संबद्ध हार्वर्ड निर्देश और डेटा एल1 कैश हैं। यह पूर्ण 32-बिट पावरपीसी आई. एस. ए. के साथ-साथ वी. एल. ई. निर्देशों का उपयोग कर सकता है। यह पता बस के लिए एक 32-बिट बस एएमबीए 2.0v6 इंटरफेस और एक 64-बिट डेटा बस (प्रत्येक बस पर विशेषताओं और नियंत्रण के साथ) का उपयोग करता है। लोड/स्टोर इकाई पाइपलाइन्ड होती है, जिसमें 3-चक्र लोड विलंबता होती है और प्रति चक्र एक लोड या स्टोर संचालन के थ्रूपुट का समर्थन करती है। व्युत्पन्न के आधार पर एसपीई, एसपीई वी1.1 या एसपीई वी2 का समर्थन किया जा सकता है। पावरपीसी 5000 पावरपीसी संदर्भ फ्रीस्केल का एम. पी. सी. 55x पृष्ठ एस. टी. का एस. पी. सी. 5 पृष्ठ आई. पी. एक्सट्रीम ई. 200 अनुज्ञप्ति पृष्ठ फ्रीस्केल का ई. 200 कोर परिवार, अवलोकन और अनुज्ञप्ति मॉडल, श्वेत पत्र बहु-कोर डिजाइनः प्रमुख चुनौती और अवसर-Power.org हाफहिल, टॉम आर. (2 अप्रैल 2007) भी देखें। "फ्रीस्केल लाइसेंस पावर कोर"। माइक्रोप्रोसेसर रिपोर्ट। E200 E200 पावर माइक्रोप्रोसेसर