Amber (processor)
एम्बर प्रोसेसर कोर एक ए. आर. एम. आर्किटेक्चर-संगत 32-बिट रिड्यूस्ड इंस्ट्रक्शन सेट कंप्यूटिंग (आर. आई. एस. सी.) प्रोसेसर है। यह ओपन सोर्स है, ओपनकोर्स वेबसाइट पर होस्ट किया गया है, और ओपन सोर्स हार्डवेयर परियोजनाओं का एक पुस्तकालय विकसित करने के लिए एक आंदोलन का हिस्सा है। अवलोकन एम्बर कोर एआरएमवी2ए निर्देश सेट के साथ पूरी तरह से संगत है और इस प्रकार जीएनयू टूलचेन द्वारा समर्थित है। ए. आर. एम. निर्देश सेट का यह पुराना संस्करण समर्थित है क्योंकि यह पेटेंट द्वारा कवर नहीं किया गया है, और इसलिए कुछ पूर्व मुक्त स्रोत परियोजनाओं (जैसे, एन. एन. ए. आर. एम.) के विपरीत, ए. आर. एम. होल्डिंग्स से बिना किसी लाइसेंस के लागू किया जा सकता है। कोर को वेरिलॉग 2001 में विकसित किया गया था और फील्ड-प्रोग्रामेबल गेट ऐरे (एफ. पी. जी. ए.) संश्लेषण के लिए अनुकूलित किया गया है। उदाहरण के लिए, कोई रीसेट तर्क नहीं हैः सभी रजिस्टरों को एफ. पी. जी. ए. आरंभीकरण के हिस्से के रूप में रीसेट किया जाता है। एम्बर परियोजना एम्बर कोर और यूनिवर्सल एसिंक्रोनस रिसीवर/ट्रांसमीटर (यू. ए. आर. टी.), टाइमर और एक ईथरनेट एम. ए. सी. सहित कई परिधीय उपकरणों को शामिल करते हुए एक पूर्ण एम्बेडेड फील्ड-प्रोग्रामेबल गेट ऐरे (एफ. पी. जी. ए.) प्रणाली प्रदान करती है। एम्बर परियोजना कोर के दो संस्करण प्रदान करती है। दोनों कोर एक ही निर्देश सेट वास्तुकला (आईएसए) को लागू करते हैं और पूरी तरह से सॉफ्टवेयर संगत हैं। एम्बर 23 में एक 3-चरणीय पाइपलाइन, एक एकीकृत निर्देश और डेटा कैश, एक विशबोन इंटरफेस है, और यह प्रति मेगाहर्ट्ज 0.75 डीएमआईपीएस (ड्रिस्टोन) में सक्षम है। एम्बर 23 कोर एक बहुत छोटा 32-बिट कोर है जो अच्छा प्रदर्शन करता है। गुणन को छोड़कर, रजिस्टर-आधारित निर्देश एक चक्र में निष्पादित होते हैं। लोड और स्टोर निर्देशों के लिए तीन चक्रों की आवश्यकता होती है। कोर की पाइपलाइन या तो तब रुक जाती है जब कैश मिस हो जाता है, या जब कोर विशबोन एक्सेस करता है। एम्बर 25 में एक 5-चरणीय पाइपलाइन, अलग डेटा और निर्देश कैश, एक विशबोन इंटरफेस है, और यह 1 डीएमआईपीएस प्रति मेगाहर्ट्ज में सक्षम है। एम्बर 25 कोर एम्बर 23 कोर की तुलना में 30 से 40 प्रतिशत बेहतर प्रदर्शन प्रदान करता है और 30 से 40 प्रतिशत बड़ा है। गुणन, या जटिल स्थानांतरण संचालन से जुड़े निर्देशों को छोड़कर, रजिस्टर-आधारित निर्देश एक चक्र में निष्पादित होते हैं। लोड और स्टोर निर्देश भी एक चक्र में निष्पादित होते हैं जब तक कि निम्नलिखित निर्देश के साथ कोई रजिस्टर संघर्ष न हो। कोर की पाइपलाइन तब रुक जाती है जब किसी भी कैश में कैश मिस हो जाता है, जब निर्देश संघर्ष का पता चलता है, जब एक जटिल बदलाव निष्पादित किया जाता है, या जब कोर विशबोन एक्सेस करता है। दोनों कोर को लिनक्स 2.4 कर्नेल को बूट करके सत्यापित किया गया है। 2. 4 शाखा और उससे पहले के लिनक्स कर्नेल के संस्करणों में समर्थित आईएसए के लिए विन्यास शामिल हैं। लिनक्स कर्नेल 2.6 और उसके बाद के संस्करण स्पष्ट रूप से एआरएम वी2ए आईएसए का समर्थन नहीं करते हैं और इसलिए इसे चलाने के लिए और अधिक संशोधनों की आवश्यकता होती है। कोर में एक स्मृति प्रबंधन इकाई (एम. एम. यू.) नहीं होती है, इसलिए वे केवल लिनक्स के एक गैर-आभासी स्मृति संस्करण को चला सकते हैं, जैसे कि माइक्रोक्लिनक्स। ए. आर. एम. वी. 2ए. आई. एस. ए. के विवरण के लिए, आर्किमिडीज़ ऑपरेटिंग सिस्टमः ए डभंड गाइड, या एकोर्न आर. आई. एस. सी. मशीन फैमिली डेटा मैनुअल देखें। संदर्भ बाहरी लिंक एम्बर कोर विनिर्देशन मार्सोहोद ब्लॉग ओपन माइक्रोप्रोसेसर एम्बेडेड माइक्रोप्रोसेसर सॉफ्ट माइक्रोप्रोसेसर