HAL SPARC64
एस. पी. ए. आर. सी. 64 एच. ए. एल. कंप्यूटर सिस्टम द्वारा विकसित और फुजित्सु द्वारा निर्मित एक माइक्रोप्रोसेसर है। यह SPARC V9 इंस्ट्रक्शन सेट आर्किटेक्चर (ISA) को लागू करता है, जो ऐसा करने वाला पहला माइक्रोप्रोसेसर है। एस. पी. ए. आर. सी. 64 एच. ए. एल. का पहला माइक्रोप्रोसेसर था और एस. पी. ए. आर. सी. 64 ब्रांड में पहला था। यह 101 और 118 मेगाहर्ट्ज पर काम करता है। SPARC64 का उपयोग विशेष रूप से फ़ुज़ित्सु द्वारा उनके सिस्टम में किया गया था; पहली प्रणाली, फ़ुज़ित्सु HALstation मॉडल 330 और मॉडल 350 वर्कस्टेशन, की औपचारिक रूप से सितंबर 1995 में घोषणा की गई थी और दो साल बाद अक्टूबर 1995 में पेश किया गया था। यह 1996 में SPARC64 II (पहले SPARC64 + के रूप में जाना जाता था) द्वारा सफल हुआ था। SPARC64 एक सुपरस्केलर माइक्रोप्रोसेसर है जो प्रति चक्र चार निर्देश जारी करता है और उन्हें क्रम से बाहर निष्पादित करता है। यह एक मल्टीचिप डिजाइन है, जिसमें सात डाई होते हैंः एक सीपीयू डाई, एमएमयू डाई, चार सीएसीएचई डाई और एक क्लॉक डाई। सीपीयू डाई में अधिकांश तर्क, सभी निष्पादन इकाइयाँ और एक स्तर 0 (एल0) निर्देश कैश होता है। निष्पादन इकाइयों में दो पूर्णांक इकाइयाँ, पता इकाइयाँ, फ्लोटिंग-पॉइंट इकाइयाँ (एफ. पी. यू.), स्मृति इकाइयाँ होती हैं। एफ. पी. यू. हार्डवेयर में एक फ्यूज्ड मल्टीप्लाई ऐड (एफ. एम. ए.) इकाई और एक विभाजन इकाई होती है। लेकिन एफ. एम. ए. निर्देश वास्तव में केवल एस. पी. ए. आर. सी. 64 VI के रूप में जुड़े हुए हैं (यानी, एक एकल गोल के साथ)। एफ. एम. ए. इकाई पाइपलाइन्ड है और इसमें चार-चक्र विलंबता और एक-चक्र-थ्रूपुट है। विभाजन इकाई पाइपलाइन्ड नहीं है और इसमें काफी लंबी विलंबता है। एल0 निर्देश कैश की क्षमता 4 के. बी. है, इसे प्रत्यक्ष रूप से मैप किया गया है और इसमें एक-चक्र विलंबता है। सीपीयू डाई सीएसीएचई से जुड़ा हुआ है और एमएमयू दस 64-बिट बसों द्वारा मरता है। आभासी पते ले जाने वाली चार पता बसें प्रत्येक कैश को समाप्त कर देती हैं। दो डेटा बसें रजिस्टर फ़ाइल से डेटा को दो सीएसीएचई डाई में लिखती हैं जो डेटा कैश को लागू करती हैं। चार बसें, प्रत्येक सी. ए. सी. एच. ई. से एक, सी. पी. यू. को डेटा या निर्देश देती हैं। सीपीयू डाई में 27 लाख ट्रांजिस्टर होते हैं, 297 मिमी2 के क्षेत्र के लिए इसका आयाम 17.53 मिमी से 16.92 मिमी होता है और इसमें 817 सिग्नल बम्प्स और 1,695 पावर बम्प्स होते हैं। एमएमयू डाई एमएमयू डाई में स्मृति प्रबंधन इकाई, कैश नियंत्रक और बाहरी इंटरफेस होते हैं। SPARC64 में मेमोरी और इनपुट/आउटपुट (I/O) के लिए अलग-अलग इंटरफेस हैं। मेमोरी तक पहुँचने के लिए उपयोग की जाने वाली बस 128 बिट चौड़ी है। सिस्टम इंटरफेस एचएएल आई/ओ (एचआईओ) बस है, जो एक 64-बिट एसिंक्रोनस बस है। एमएमयू का डाई क्षेत्र 163 मिमी2 है। कैश डाईज़ फोर डाईज़ स्तर 1 (एल1) निर्देश और डेटा कैश को लागू करते हैं, जिसके लिए दो-दो डाईज़ की आवश्यकता होती है। दोनों कैश की क्षमता 128 KB है। दोनों कैश के लिए विलंबता तीन चक्र है, और कैश चार-तरफा सेट सहयोगी हैं। डेटा कैश त्रुटि सुधार कोड (ई. सी. सी.) और समानता द्वारा संरक्षित है। यह 128-बाइट लाइन आकार का उपयोग करता है। प्रत्येक कैश डाई 64 के. बी. कैश और कैश टैग के एक हिस्से को लागू करता है। कैश डाई में 43 लाख ट्रांजिस्टर होते हैं, जिसका आयाम 14 मिमी और डाइ क्षेत्र के लिए 10.11 मिमी होता है। इसमें 1,854 सोल्डर बम्प्स हैं, जिनमें से 446 सिग्नल हैं और 1408 पावर हैं। भौतिक रूप से SPARC64 में 21.9 लाख ट्रांजिस्टर शामिल थे। इसे फुजित्सु द्वारा अपनी सीएस-55 प्रक्रिया में बनाया गया था, एक 0.40 माइक्रोन, चार-परत धातु पूरक धातु-ऑक्साइड-अर्धचालक (सीएमओएस) प्रक्रिया। सात डाई को एक आयताकार सिरेमिक मल्टी-चिप मॉड्यूल (एमसीएम) में पैक किया जाता है, जो सोल्डर बम्प्स के साथ एमसीएम के नीचे से जुड़ा होता है। एमसीएम में 565 पिन होते हैं, जिनमें से 286 सिग्नल पिन और 218 पावर पिन होते हैं, जिन्हें पिन ग्रिड सरणी (पीजीए) के रूप में व्यवस्थित किया जाता है। एमसीएम के पास चौड़ी बसें हैं जो सात डिब्बों को जोड़ती हैं। SPARC64 II (SPARC64 +) SPARC64 का एक और विकास था। यह दूसरी पीढ़ी का SPARC64 माइक्रोप्रोसेसर है। यह 141 और 161 मेगाहर्ट्ज पर संचालित होता था। इसका उपयोग फुजित्सु द्वारा अपने एचएएल स्टेशन मॉडल 375 (141 मेगाहर्ट्ज) और मॉडल 385 (161 मेगाहर्ट्ज) वर्कस्टेशनों में किया गया था, जिन्हें क्रमशः नवंबर 1996 और दिसंबर 1996 में पेश किया गया था। SPARC64 II को 1998 में SPARC64 III द्वारा सफल बनाया गया था। एस. पी. ए. आर. सी. 64 II में नई प्रक्रिया और परिपथ परिवर्तनों द्वारा सक्षम उच्च घड़ी आवृत्तियों के कारण उच्च प्रदर्शन है; और निम्नलिखित सूक्ष्म वास्तुकला सुधारों के कारण प्रति चक्र (आई. पी. सी.) गिनती में उच्च निर्देशः स्तर 0 (एल0) निर्देश कैश की क्षमता को दोगुना करके 8 के. बी. कर दिया गया था। भौतिक रजिस्टरों की संख्या 116 से बढ़ाकर 128 कर दी गई और रजिस्टर फाइलों की संख्या चार से बढ़ाकर पांच कर दी गई। शाखा इतिहास तालिका प्रविष्टियों की संख्या दोगुनी करके 2,048 कर दी गई। इसे फुजित्सु द्वारा अपनी सीएस-60 प्रक्रिया में बनाया गया था, एक 0.35 माइक्रोन, पाँच-परत धातु सीएमओएस प्रक्रिया। नई प्रक्रिया ने डाई के क्षेत्र को कम कर दिया, जिसमें सीपीयू डाई का माप 202 मिमी2, एमएमयू डाई का माप 103 मिमी2 और सीएसीएचई डाई का माप 84 मिमी2 था। एस. पी. ए. आर. सी. 64 जी. पी. एस. पी. ए. आर. सी. 64 जी. पी. एच. ए. एल. और फुजीत्सु द्वारा विकसित संबंधित माइक्रोप्रोसेसरों की एक श्रृंखला है जिसका उपयोग फुजीत्सु जी. पी. 7000. एफ. और प्राइम पावर सर्वरों में किया जाता है। पहला SPARC64 जीपी SPARC64 II का एक और विकास था। यह तीसरी पीढ़ी का SPARC64 माइक्रोप्रोसेसर था और इसे पेश करने से पहले SPARC64 III के रूप में जाना जाता था। एस. पी. ए. आर. सी. 64 जी. पी. 225,250 और 275 मेगाहर्ट्ज की घड़ी आवृत्तियों पर संचालित होता था। यह मल्टीप्रोसेसिंग का समर्थन करने वाला एच. ए. एल. का पहला माइक्रोप्रोसेसर था। मुख्य प्रतियोगी एच. पी. पी.-8500, आई. बी. एम. पावर3 और सन अल्ट्रास्पार्क II थे। SPARC64 जीपी को जुलाई 1997 में टेप किया गया था। इसकी घोषणा 11 अप्रैल 1998 को की गई थी, जिसमें 225 और 250 मेगाहर्ट्ज संस्करण दिसंबर 1998 में पेश किए गए थे। मार्च 1999 में 275 मेगाहर्ट्ज संस्करण पेश किया गया था। यह SPARC64 II का एकल-मरने वाला कार्यान्वयन था जो संशोधनों के साथ एकीकृत था, CPU मर जाता है और चार में से दो CACHE मर जाते हैं। माइक्रोआर्किटेक्चर में कई संशोधन और सुधार किए गए, जैसे कि एमएमयू का प्रतिस्थापन और अल्ट्रा पोर्ट आर्किटेक्चर का उपयोग करके एक नया सिस्टम इंटरफेस। इसमें शाखा भविष्यवाणी में सुधार किया गया था, घड़ी की आवृत्तियों में सुधार के लिए एक अतिरिक्त पाइपलाइन चरण और एक दूसरा एफपीयू जो जोड़ और घटाने के निर्देशों को निष्पादित कर सकता था। डाई क्षेत्र को बचाने के लिए पहले के डुप्लिकेट के बजाय कम कार्यक्षमता का एक एफपीयू जोड़ा गया था; दूसरा एफपीयू पहले के आकार का आधा है। इसमें सभी निर्देशों के लिए तीन-चक्र विलंबता है। जटिल एस. पी. ए. आर. सी. 64 II स्मृति प्रबंधन इकाई (एम. एम. यू.) को एक सरल इकाई के साथ बदल दिया गया जो सोलारिस ऑपरेटिंग सिस्टम के साथ संगत है। इससे पहले, एस. पी. ए. आर. सी. 64 प्रणाली एस. पी. ए. आर. सी. 64/ओ. एस. चलाती थी, जो एच. ए. एल. द्वारा विकसित सोलारिस का व्युत्पन्न था जो एस. पी. ए. आर. सी. 64 का समर्थन करता था। डाई क्षेत्र को कम करने के लिए एल1 कैश की क्षमता को 128 के. बी. से घटाकर 64 के. बी. कर दिया गया था (यही कारण है कि चार में से केवल दो सीएसीएचई डाई को एस. पी. ए. आर. सी. 64 II से एकीकृत किया गया था)। 1 से 16 एमबी की क्षमता वाले एक बड़े बाहरी एल2 कैश के प्रावधान से संबंधित प्रदर्शन हानि को कम किया गया था। एल2 कैश को एक समर्पित 128-बिट डेटा बस के साथ एक्सेस किया जाता है जो माइक्रोप्रोसेसर की समान या आधी घड़ी आवृत्ति पर काम करता है। एल2 कैश समावेशी है, यानी यह एल1 कैश का एक सुपर-सेट है। एल1 और एल2 कैश दोनों में उनका डेटा ईसीसी और उनके टैग द्वारा समानता द्वारा संरक्षित है। एस. पी. ए. आर. सी. 64 II के स्वामित्व प्रणाली इंटरफेस को अल्ट्रा पोर्ट आर्किटेक्चर के साथ संगत एक द्वारा प्रतिस्थापित किया गया था। इसने SPARC64 III को सन माइक्रोइलेक्ट्रॉनिक्स से चिपसेट का उपयोग करने में सक्षम बनाया। सिस्टम बस माइक्रोप्रोसेसर की आवृत्ति के आधे, एक तिहाई, चौथाई या पांचवें पर अधिकतम 150 मेगाहर्ट्ज तक काम करती है। इसमें 17.6 लाख ट्रांजिस्टर थे, जिनमें से 60 लाख तर्क के लिए हैं और 1.6 लाख कैश और टीएलबी में निहित हैं। डाई का क्षेत्रफल 210 मिमी2 है। इसे फुजित्सु द्वारा अपनी सीएस-70 प्रक्रिया में बनाया गया था, एक 0.24 माइक्रोन, पाँच परत वाली धातु, सीएमओएस प्रक्रिया। इसे 957-पैड फ्लिप-चिप लैंड ग्रिड सरणी (एलजीए) पैकेज में पैक किया गया है जिसका आयाम 42.5 मिमी और 42.5 मिमी है। 957 पैड में से 552 सिग्नल के लिए हैं और 405 पावर और ग्राउंड के लिए हैं। आंतरिक वोल्टेज 2.5 V है, I/O वोल्टेज 3.3 V है। 275 MHz पर 60 W की अधिकतम बिजली खपत। अल्ट्रा पोर्ट आर्किटेक्चर (यू. पी. ए.) संकेत अंतर घड़ी संकेतों के अपवाद के साथ 3 वोल्ट कम वोल्टेज ट्रांजिस्टर ट्रांजिस्टर लॉजिक (एल. वी. टी. टी. एल.) स्तरों के साथ संगत हैं जो 3 वोल्ट छद्म उत्सर्जक युग्मित तर्क (पी. ई. सी. एल.) स्तरों के साथ संगत हैं। दूसरे और तीसरे SPARC64 जीपी चौथी पीढ़ी के SPARC64 माइक्रोप्रोसेसर हैं। दूसरा SPARC64 जीपी पहले का एक और विकास था और यह 400 से 563 मेगाहर्ट्ज पर संचालित होता था। 400 और 450 मेगाहर्ट्ज पर काम करने वाले पहले संस्करणों को 1 अगस्त 2000 को पेश किया गया था। इसमें बड़े एल1 निर्देश और डेटा कैश थे, प्रत्येक की क्षमता 128 के. बी. तक दोगुनी हो गई; 16,384 प्रविष्टियों से युक्त एक बड़े बी. एच. टी. के परिणामस्वरूप बेहतर शाखा भविष्यवाणी; दृश्य निर्देश सेट (वी. आई. एस.) के लिए समर्थन; और दोहरे डेटा दर (डी. डी. आर.) एस. आर. ए. एम. से निर्मित एल2 कैश। इसमें 30 मिलियन ट्रांजिस्टर थे और इसे फुजित्सु द्वारा अपनी सी. एस. 80 प्रक्रिया में बनाया गया था, जो तांबे के इंटरकनेक्ट के छह स्तरों के साथ 0.18 माइक्रोन सी. एम. ओ. एस. प्रक्रिया थी। इसमें आई/ओ के लिए 1.8 वी आंतरिक बिजली आपूर्ति और 2.5 या 3.3 वी बिजली आपूर्ति का उपयोग किया जाता था। इसे 1,206-संपर्क गेंद ग्रिड सरणी (बीजीए) में पैक किया गया था जिसका माप 37.5 मिमी गुणा 37.5 मिमी था। 1, 206 संपर्कों में से 552 सिग्नल हैं और 405 पावर या ग्राउंड हैं। तीसरा एस. पी. ए. आर. सी. 64 जी. पी. माइक्रोआर्किटेक्चर के मामले में दूसरे के समान था। यह 600 से 810 मेगाहर्ट्ज पर संचालित होता था। पहला संस्करण 2001 में पेश किया गया था। 700, 788 और 810 मेगाहर्ट्ज संस्करण 17 जुलाई 2002 को पेश किए गए। इसे फुजीत्सु द्वारा अपनी 0.15 माइक्रोन सी. एस. 85 प्रक्रिया में तांबे के इंटरकनेक्ट के छह स्तरों के साथ बनाया गया था। इसमें 1.5 वी आंतरिक बिजली आपूर्ति और आई/ओ के लिए 1.8 या 2.5 वी बिजली आपूर्ति का उपयोग किया गया था। SPARC64 V भी देखें (इस लेख में SPARC64 V +, VI, VII, VII +, VIIIfx, IXfx, X, X +, और XIfx भी शामिल हैं) नोट्स संदर्भ कंप्यूटरग्राम (11 मार्च 1994)। [एच. ए. एल. को फुजित्सु से पहला 64-बिट एस. पी. ए. आर. सी. सिलिकॉन मिलता है]। कंप्यूटर व्यवसाय समीक्षा। कंप्यूटरग्राम (19 सितंबर 1995)। ["एच. ए. एल. अंततः 64-बिट एच. ए. एल. स्टेशन लाइन के साथ बाजार में आया"]। कंप्यूटर व्यवसाय समीक्षा। फुजीत्सु लिमिटेड (17 जुलाई 2002)। फुजित्सु के प्राइमपॉवर सर्वरों को एक और बड़ा प्रदर्शन बढ़ावा मिलता है। (प्रेस विज्ञप्ति)। फुजीत्सु लिमिटेड (17 जुलाई 2002)। SPARC64 GP 400-810 MHz तकनीकी सारांश। एच. ए. एल. कंप्यूटर सिस्टम। SPARC64। एचएएल कंप्यूटर सिस्टम (14-15 अगस्त 1995)। SPARC64 +: HAL का दूसरी पीढ़ी का 64-बिट SPARC प्रोसेसर। गर्म चिप्स VII। एच. ए. एल. कंप्यूटर सिस्टम (29 अप्रैल 1999)। SPARC64 I उत्पाद अवलोकन। एच. ए. एल. कंप्यूटर सिस्टम (29 अप्रैल 1999)। SPARC64 II उत्पाद अवलोकन। एच. ए. एल. कंप्यूटर सिस्टम (29 अप्रैल 1999)। SPARC64 III उत्पाद अवलोकन। ग्वेनैप, लिनले (6 मार्च 1995)। एच. ए. एल. ने मल्टीशिप एस. पी. ए. आर. सी. प्रोसेसर का खुलासा किया है। माइक्रोप्रोसेसर रिपोर्ट। गीत, पीटर (8 दिसंबर 1997)। "एच. ए. एल. एस. पी. ए. आर. सी. 64 पैक करता है; एकल चिप पर।" माइक्रोप्रोसेसर रिपोर्ट। फुजीत्सु माइक्रोप्रोसेसर SPARC माइक्रोप्रोसेसर सुपरस्केलर माइक्रोप्रोसेसर