IBM z10
जेड10 एक माइक्रोप्रोसेसर चिप है जिसे आईबीएम ने अपने सिस्टम जेड10 मेनफ्रेम कंप्यूटरों के लिए बनाया है, जिसे 26 फरवरी, 2008 को जारी किया गया था। विकास के दौरान इसे "जेड6" कहा जाता था। विवरण प्रोसेसर सी. आई. एस. सी. जेड./आर्किटेक्चर को लागू करता है और इसमें चार कोर होते हैं। प्रत्येक कोर में एक 64 KB L1 निर्देश कैश, एक 128 KB L1 डेटा कैश और एक 3 MB L2 कैश (जिसे IBM द्वारा L1.5 कैश कहा जाता है) होता है। अंत में, एक 24 एमबी साझा एल3 कैश है (जिसे आईबीएम द्वारा एल2 कैश के रूप में संदर्भित किया जाता है)। चिप का माप 21.7x20 मिमी है और इसमें आईबीएम की 65 एनएम एस. ओ. आई. निर्माण प्रक्रिया (सी. एम. ओ. एस. 11एस) में निर्मित 99.3 लाख ट्रांजिस्टर शामिल हैं, जो 4.4 गीगाहर्ट्ज़ और उससे अधिक की गति का समर्थन करते हैं-पूर्व मुख्य फ्रेम की तुलना में घड़ी की गति से दोगुने से अधिक-15 एफ. ओ. 4 चक्र के साथ। प्रत्येक जेड10 चिप में दो 48 जीबी/एस (48 बिलियन बाइट्स प्रति सेकंड) एसएमपी हब पोर्ट, चार 13 जीबी/एस मेमोरी पोर्ट, दो 17 जीबी/एस आई/ओ पोर्ट और 8765 संपर्क होते हैं। जेड10 प्रोसेसर को पावर6 प्रोसेसर के साथ सह-विकसित किया गया था और कई डिजाइन लक्षणों को साझा करता है, जैसे कि निर्माण प्रौद्योगिकी, तर्क डिजाइन, निष्पादन इकाई, फ्लोटिंग-पॉइंट इकाइयाँ, बस प्रौद्योगिकी (जीएक्स बस) और पाइपलाइन डिजाइन शैली, यानी, एक उच्च आवृत्ति, कम विलंबता, गहरी (जेड10 में 14 चरण), इन-ऑर्डर पाइपलाइन। हालाँकि, प्रोसेसर अन्य मामलों में काफी भिन्न हैं, जैसे कैश पदानुक्रम और सुसंगतता, एस. एम. पी. टोपोलॉजी और प्रोटोकॉल, और चिप संगठन। विभिन्न आई. एस. ए. के परिणामस्वरूप बहुत अलग कोर होते हैं-894 अद्वितीय जेड10 निर्देश होते हैं, जिनमें से 75 प्रतिशत पूरी तरह से हार्डवेयर में लागू होते हैं। जेड/वास्तुकला एक सी. आई. एस. सी. वास्तुकला है, जो 1960 के दशक से आई. बी. एम. प्रणाली/360 वास्तुकला के लिए पीछे की ओर संगत है। पिछले जेड9 ईसी प्रोसेसर से जेड/आर्किटेक्चर में जोड़ों में शामिल हैंः बेहतर कोड दक्षता सॉफ्टवेयर/हार्डवेयर कैश अनुकूलन के लिए 50 + नए निर्देश जो हार्डवेयर में पूरी तरह से लागू 1 एमबी पेज फ्रेम दशमलव फ्लोटिंग पॉइंट के लिए समर्थन करते हैं। एल2 और एल3 कैश और बफर पर त्रुटि-सुधार कोड (ईसीसी) के साथ त्रुटि का पता लगाने और पुनर्प्राप्ति पर जोर दिया जाता है, और चिप पर सभी 20,000 से अधिक त्रुटि जांचकर्ताओं में कहीं और व्यापक समानता जांच की जाती है। प्रोसेसर स्थिति को इस तरह से बफर किया गया है जो लगभग सभी हार्डवेयर त्रुटियों के लिए सटीक कोर पुनः प्रयास की अनुमति देता है। भंडारण नियंत्रण भले ही जेड10 प्रोसेसर में सममित बहुसंसाधन (एसएमपी) के लिए ऑन-डाई सुविधाएं हैं, लेकिन एसएमपी हब चिप या भंडारण नियंत्रण (एससी) नामक एक समर्पित साथी चिप है जो 24 एमबी ऑफ-डाई एल3 कैश जोड़ती है और इसे अन्य जेड10 प्रोसेसर और हब चिप्स के साथ 48 जीबी/एस पर संवाद करने देती है। हब चिप में 16 लाख ट्रांजिस्टर हैं और इसका माप 20.8x21.4 मिमी है, जिसमें 7984 इंटरकनेक्ट हैं। डिजाइन प्रत्येक प्रोसेसर को दो हब चिप्स में कैश साझा करने की अनुमति देता है, संभावित कुल 48 एमबी साझा एल 3 कैश के लिए। मल्टी-चिप मॉड्यूल सिस्टम जेड10 एंटरप्राइज क्लास (ईसी) पर जेड10 प्रोसेसर और स्टोरेज कंट्रोल (एससी) चिप्स मल्टी-चिप मॉड्यूल (एमसीएम) पर लगे होते हैं। प्रत्येक जेड10 ईसी प्रणाली में चार एमसीएम तक हो सकते हैं। एक एमसीएम में पाँच जेड10 प्रोसेसर और दो एससी चिप्स होते हैं, जो प्रति एमसीएम सात चिप्स में होते हैं। अतिरेक, विनिर्माण मुद्दों और अन्य परिचालन सुविधाओं के कारण, सभी कोर ग्राहक के लिए उपलब्ध नहीं हैं। सिस्टम जेड10 ईसी मॉडल ई12, ई26, ई40 और ई56, एमसीएम में 17 उपलब्ध कोर (क्रमशः एक, दो, तीन और चार एमसीएम) हैं, और मॉडल ई64 में 17 कोर के साथ एक एमसीएम और 20 कोर के साथ तीन हैं। आई. बी. एम. जेड. जेड./ओ. एस. पावर6 संदर्भ बाहरी लिंक क्या आई. बी. एम. का नया जेड10 एक बड़ा सौदा है? रेडबुक ड्राफ्टः आईबीएम सिस्टम जेड10 एंटरप्राइज क्लास तकनीकी परिचय आईबीएम सिस्टम जेड10 एंटरप्राइज क्लास-डेटाशीट आईबीएम मेनफ्रेम आयरन के लिए क्वाड-कोर जेड6 चिप तैयार करता है-आईटी जंगल सिस्टम जेड10 जेड10 जेड10 पर आईबीएम जर्नल ऑफ रिसर्च एंड डेवलपमेंट इश्यू