Alpha 21264
अल्फा 21264 एक डिजिटल उपकरण निगम आर. आई. एस. सी. माइक्रोप्रोसेसर है जिसे 19 अक्टूबर 1998 को लॉन्च किया गया था। 21264 ने अल्फा इंस्ट्रक्शन सेट आर्किटेक्चर (आईएसए) को लागू किया। विवरण अल्फा 21264 एक चार-मुद्दे वाला सुपरस्केलर माइक्रोप्रोसेसर है जिसमें आउट-ऑफ-ऑर्डर निष्पादन और सट्टा निष्पादन है। इसकी प्रति चक्र छह निर्देशों की चरम निष्पादन दर है और प्रति चक्र चार निर्देशों को बनाए रख सकती है। इसमें सात चरणों वाली निर्देश पाइपलाइन है। किसी भी स्तर पर, माइक्रोप्रोसेसर में निष्पादन के विभिन्न चरणों में 80 निर्देश हो सकते हैं, जो किसी भी अन्य समकालीन माइक्रोप्रोसेसर को पार कर सकते हैं। डिकोडेड निर्देश निर्देश कतारों में रखे जाते हैं और जब उनके संचालन उपलब्ध होते हैं तो जारी किए जाते हैं। पूर्णांक कतार में 20 प्रविष्टियाँ और फ्लोटिंग-पॉइंट कतार में 15 प्रविष्टियाँ थीं। प्रत्येक कतार उतनी ही निर्देश जारी कर सकती थी जितनी पाइपलाइनें थीं। ईबॉक्स पूर्णांक निष्पादित करता है, लोड करता है और निर्देश संग्रहीत करता है। इसमें दो पूर्णांक इकाइयाँ, दो लोड स्टोर इकाइयाँ और दो पूर्णांक रजिस्टर फाइलें हैं। प्रत्येक पूर्णांक रजिस्टर फ़ाइल में 80 प्रविष्टियाँ थीं, जिनमें से 32 वास्तुशिल्प रजिस्टर हैं, 40 नाम परिवर्तन रजिस्टर हैं और 8 पी. ए. एल. छाया रजिस्टर हैं। रजिस्टर आर31 के लिए कोई प्रविष्टि नहीं थी क्योंकि अल्फा वास्तुकला में, आर31 को शून्य के लिए हार्डवायर्ड किया गया है और केवल पढ़ने के लिए है। प्रत्येक रजिस्टर फ़ाइल ने एक पूर्णांक इकाई और एक लोड स्टोर इकाई की सेवा की, और रजिस्टर फ़ाइल और इसकी दो इकाइयों को "क्लस्टर" के रूप में संदर्भित किया जाता है। इन दोनों समूहों को यू0 और यू1 नामित किया गया था। इस योजना का उपयोग किया गया था क्योंकि यह ऑपरेंड की सेवा करने और परिणाम प्राप्त करने के लिए आवश्यक लिखने और पढ़ने वाले बंदरगाहों की संख्या को कम करता है, इस प्रकार रजिस्टर फ़ाइल के भौतिक आकार को कम करता है, जिससे माइक्रोप्रोसेसर उच्च घड़ी आवृत्तियों पर काम करने में सक्षम होता है। इस प्रकार किसी भी रजिस्टर फ़ाइल को लिखने के लिए समक्रमित होना पड़ता है, जिसे पूरा करने के लिए एक घड़ी चक्र की आवश्यकता होती है, जो प्रदर्शन को एक प्रतिशत तक नकारात्मक रूप से प्रभावित करता है। समन्वय के परिणामस्वरूप प्रदर्शन में कमी की भरपाई दो तरीकों से की गई थी। सबसे पहले, प्राप्त करने योग्य उच्च घड़ी आवृत्ति नुकसान की भरपाई करती है। दूसरा, निर्देश मुद्दे के लिए जिम्मेदार तर्क ऐसी परिस्थितियाँ पैदा करने से बचता है जहाँ रजिस्टर फ़ाइल को निर्देश जारी करके सिंक्रनाइज़ किया जाना था जो जहां संभव हो अन्य रजिस्टर फ़ाइल में रखे गए डेटा पर निर्भर नहीं थे। समूह दो अंतरों को छोड़कर लगभग समान हैंः यू1 में सात-चक्र पाइपलाइन्ड गुणक है जबकि यू0 में गति वीडियो निर्देश (एम. वी. आई.) को निष्पादित करने के लिए तीन-चक्र पाइपलाइन है, जो मल्टीमीडिया के लिए एकल निर्देश एकाधिक डेटा (एस. आई. एम. डी.) निर्देशों को परिभाषित करने वाले अल्फा आर्किटेक्चर का विस्तार है। लोड स्टोर इकाइयाँ सरल अंकगणितीय तर्क इकाइयाँ हैं जिनका उपयोग स्मृति अभिगम के लिए आभासी पतों की गणना करने के लिए किया जाता है। वे सरल अंकगणितीय और तर्क निर्देशों को निष्पादित करने में भी सक्षम हैं। अल्फा 21264 निर्देश मुद्दा तर्क ने इस क्षमता का उपयोग किया, इन इकाइयों को निर्देश जारी किए जब वे उपयोग के लिए उपलब्ध थे (पता अंकगणितीय प्रदर्शन नहीं कर रहे थे)। इसलिए ईबॉक्स में चार 64-बिट योजक, चार तर्क इकाइयाँ, दो बैरल शिफ्टर, बाइट-हेरफेर तर्क, यू1 और यू0 के बीच समान रूप से विभाजित सशर्त शाखा तर्क के दो सेट हैं। एफबॉक्स द एफबॉक्स फ्लोटिंग-पॉइंट निर्देशों को निष्पादित करने के लिए जिम्मेदार है। इसमें दो फ्लोटिंग-पॉइंट पाइपलाइन और एक फ्लोटिंग-पॉइंट रजिस्टर फाइल होती है। पाइपलाइन समान नहीं हैं, एक अधिकांश निर्देशों को निष्पादित करता है और दूसरा केवल निर्देशों को गुणा करता है। योजक पाइपलाइन में दो गैर-द्वीपसमूह इकाइयाँ जुड़ी होती हैं, एक विभाजन इकाई और एक वर्गमूल इकाई। जोड़, गुणा और अधिकांश अन्य निर्देशों में 4-चक्र विलंबता होती है, एक दोहरे-परिशुद्धता विभाजन में 16-चक्र विलंबता होती है और एक दोहरे-परिशुद्धता वर्गमूल में 33-चक्र विलंबता होती है। फ्लोटिंग पॉइंट रजिस्टर फ़ाइल में 72 प्रविष्टियाँ हैं, जिनमें से 32 वास्तुशिल्प रजिस्टर हैं और 40 नाम परिवर्तन रजिस्टर हैं। कैश अल्फा 21264 में कैश के दो स्तर हैं, एक प्राथमिक कैश और एक माध्यमिक कैश। बैंडविड्थ की समस्याओं के कारण अल्फा 21164 के स्तर तीन (एल3, या "पीड़ित") कैश का उपयोग नहीं किया गया था। प्राथमिक कैश प्राथमिक कैश को निर्देश और डेटा ("संशोधित हार्वर्ड वास्तुकला"), क्रमशः आई-कैश और डी-कैश के लिए अलग-अलग कैश में विभाजित किया गया है। दोनों कैश की क्षमता 64 के. बी. है। डी-कैश घड़ी संकेत के बढ़ते और गिरने वाले दोनों किनारों पर डेटा स्थानांतरित करके दोहरी-रिपोर्ट की जाती है। दोहरे-पोर्टिंग की इस विधि ने प्रत्येक प्रोसेसर चक्र को कैश में पढ़ने या लिखने के किसी भी संयोजन को सक्षम किया। यह कैश को दोहराने से भी बचाता है इसलिए दो हैं, जैसा कि अल्फा 21164 में है। कैश को डुप्लिकेट करने से कैश की क्षमता सीमित हो गई, क्योंकि इसके लिए समान क्षमता प्रदान करने के लिए अधिक ट्रांजिस्टर की आवश्यकता थी, और बदले में आवश्यक क्षेत्र और बिजली की खपत में वृद्धि हुई। बी-कैश द्वितीयक कैश, जिसे बी-कैश कहा जाता है, 1 से 16 एमबी की क्षमता वाला एक बाहरी कैश है। यह माइक्रोप्रोसेसर द्वारा नियंत्रित होता है और सिंक्रोनस स्टैटिक रैंडम एक्सेस मेमोरी (एसएसआरएएम) चिप्स द्वारा लागू किया जाता है जो दो तिहाई, आधे, एक तिहाई या एक चौथाई आंतरिक घड़ी आवृत्ति, या 500 मेगाहर्ट्ज पर 133 से 333 मेगाहर्ट्ज पर काम करते हैं। बी-कैश को एक समर्पित 128-बिट बस के साथ एक्सेस किया गया था जो एस. एस. आर. ए. एम. के समान घड़ी आवृत्ति पर या दोहरी डेटा दर एस. एस. आर. ए. एम. का उपयोग करने पर घड़ी आवृत्ति के दोगुने पर संचालित होता है। बी-कैश का प्रत्यक्ष मानचित्रण किया जाता है। शाखा भविष्यवाणी शाखा भविष्यवाणी एक टूर्नामेंट शाखा भविष्यवाणी एल्गोरिदम द्वारा की जाती है। एल्गोरिथ्म को डिजिटल की पश्चिमी अनुसंधान प्रयोगशाला (डब्ल्यूआरएल) में स्कॉट मैकफार्लिंग द्वारा विकसित किया गया था और 1993 के एक पेपर में इसका वर्णन किया गया था। इस भविष्यवक्ता का उपयोग अल्फा 21264 के रूप में किया गया था जिसमें सात चक्रों का न्यूनतम शाखा गलत भविष्यवाणी दंड है। निर्देश कैश की दो चक्र विलंबता और निर्देश कतारों के कारण, औसत शाखा गलत भविष्यवाणी दंड 11 चक्र है। एल्गोरिथ्म दो इतिहास तालिकाओं, स्थानीय और वैश्विक को बनाए रखता है, और एक शाखा के परिणाम की भविष्यवाणी करने के लिए उपयोग की जाने वाली तालिका एक विकल्प भविष्यवक्ता द्वारा निर्धारित की जाती है। स्थानीय भविष्यवक्ता एक दो-स्तरीय तालिका है जो अलग-अलग शाखाओं के इतिहास को दर्ज करती है। इसमें 10-बिट शाखा इतिहास तालिका द्वारा 1,024-प्रविष्टि शामिल है। एक दो-स्तरीय तालिका का उपयोग किया गया था क्योंकि भविष्यवाणी की सटीकता एक बड़ी एकल-स्तरीय तालिका के समान होती है, जबकि भंडारण के कम बिट्स की आवश्यकता होती है। इसमें 1,024-प्रविष्टि शाखा भविष्यवाणी तालिका है। प्रत्येक प्रविष्टि 3-बिट संतृप्त काउंटर है। काउंटर का मूल्य निर्धारित करता है कि वर्तमान शाखा ली गई है या नहीं। वैश्विक भविष्यवक्ता एक एकल-स्तर, 4096-प्रवेश शाखा इतिहास तालिका है। प्रत्येक प्रविष्टि एक 2-बिट संतृप्त काउंटर है; इस काउंटर का मूल्य निर्धारित करता है कि वर्तमान शाखा ली गई है या नहीं। चयन भविष्यवक्ता स्थानीय और वैश्विक भविष्यवक्ताओं के इतिहास को दर्ज करता है ताकि यह निर्धारित किया जा सके कि किसी विशेष शाखा के लिए कौन सा भविष्यवक्ता सबसे अच्छा है। इसमें 4,096-प्रविष्टि शाखा इतिहास तालिका है। प्रत्येक प्रविष्टि 2-बिट संतृप्त काउंटर है। काउंटर का मूल्य निर्धारित करता है कि स्थानीय या वैश्विक भविष्यवक्ता का उपयोग किया जाता है या नहीं। बाहरी इंटरफेस बाहरी इंटरफेस में एक द्विदिशात्मक 64-बिट डबल डेटा रेट (डी. डी. आर.) डेटा बस और दो 15-बिट एकदिशात्मक समय-बहुआयामी पता और नियंत्रण बसें शामिल थीं, एक अल्फा 21264 से उत्पन्न होने वाले संकेतों के लिए और एक प्रणाली से उत्पन्न होने वाले संकेतों के लिए। डिजिटल ने उन्नत सूक्ष्म उपकरणों (ए. एम. डी.) को बस का लाइसेंस दिया, और बाद में इसका उपयोग उनके एथलॉन माइक्रोप्रोसेसरों में किया गया, जहाँ इसे ई. वी. 6 बस के रूप में जाना जाता था। मेमोरी एड्रेसिंग अल्फा 21264 सीपीयू 48-बिट या 43-बिट वर्चुअल एड्रेस (क्रमशः 256 टीआईबी या 8 टीआईबी वर्चुअल एड्रेस स्पेस) का समर्थन करता है, जो आईपीआर नियंत्रण (वीए _ सीटीएल नियंत्रण रजिस्टर का उपयोग करके) के तहत चयन योग्य है। अल्फा 21264 44-बिट भौतिक पते (भौतिक स्मृति के 16 टी. आई. बी. तक) का समर्थन करता है। यह पिछले अल्फा सीपीयू (अल्फा 21164 के लिए 43-बिट आभासी और 40-बिट भौतिक, और अल्फा 21064 के लिए 43-बिट आभासी और 34-बिट भौतिक) से वृद्धि है। निर्माण अल्फा 21264 में 15.2 लाख ट्रांजिस्टर थे। तर्क में लगभग 60 लाख ट्रांजिस्टर शामिल थे, बाकी कैश और शाखा इतिहास तालिकाओं में निहित थे। डाई को 16.7 मिमी गुणा 18.8 मिमी (313.96 मिमी2) मापा गया। इसे परस्पर जुड़ाव के छह स्तरों के साथ 0.35 माइक्रोन की पूरक धातु-ऑक्साइड-अर्धचालक (सी. एम. ओ. एस.) प्रक्रिया में बनाया गया था। पैकेजिंग अल्फा 21264 को 587-पिन सिरेमिक इंटरस्टिशियल पिन ग्रिड सरणी (आई. पी. जी. ए.) में पैक किया गया था। अल्फा प्रोसेसर, इंक. ने बाद में अल्फा 21264 को एक स्लॉट बी पैकेज में बेच दिया जिसमें बी-कैश और वोल्टेज नियामकों के साथ एक मुद्रित सर्किट बोर्ड पर लगे माइक्रोप्रोसेसर थे। डिजाइन का उद्देश्य इंटेल और एएमडी से स्लॉट-आधारित माइक्रोप्रोसेसरों की सफलता का उपयोग करना था। स्लॉट बी को मूल रूप से एएमडी के एथलॉन द्वारा भी उपयोग करने के लिए विकसित किया गया था, ताकि एपीआई व्यापक बाजार हिस्सेदारी हासिल करने के लिए अल्फा 21264 की लागत को कम करने के लिए वस्तु की कीमतों पर स्लॉट बी के लिए सामग्री प्राप्त कर सके। यह कभी साकार नहीं हुआ क्योंकि एएमडी ने अपने स्लॉट-आधारित एथलॉन के लिए स्लॉट ए का उपयोग करना चुना। व्युत्पन्न अल्फा 21264ए अल्फा 21264ए, कोड-नाम ईवी67,1999 के अंत में पेश किए गए अल्फा 21264 का एक संकुचन था। छह संस्करण थेः 600,667,700,733,750,833 मेगाहर्ट्ज। ई. वी. 67 गणना विस्तार (सी. आई. एक्स.) को लागू करने वाला पहला अल्फा माइक्रोप्रोसेसर था, जिसने जनसंख्या गणना करने के निर्देशों के साथ निर्देश सेट का विस्तार किया। इसे सैमसंग इलेक्ट्रॉनिक्स द्वारा 0.25 माइक्रोन सीएमओएस प्रक्रिया में बनाया गया था जिसमें 0.25 माइक्रोन ट्रांजिस्टर थे लेकिन 0.35 माइक्रोन धातु परतें थीं। डाई का क्षेत्रफल 210 मिमी2 था। ईवी68 में 2 वी बिजली आपूर्ति का उपयोग किया गया था। यह 600 मेगाहर्ट्ज पर अधिकतम 73 डब्ल्यू, 667 मेगाहर्ट्ज पर 80 डब्ल्यू, 700 मेगाहर्ट्ज पर 85 डब्ल्यू, 733 मेगाहर्ट्ज पर 88 डब्ल्यू और 750 मेगाहर्ट्ज पर 90 डब्ल्यू का अपव्यय करता है। अल्फा 21264 बी अल्फा 21264 बी बढ़ी हुई घड़ी आवृत्तियों के लिए एक और विकास है। दो मॉडल थे, एक आईबीएम द्वारा निर्मित, कोड-नाम ईवी68सी, और एक सैमसंग द्वारा, कोड-नाम ईवी68ए। ईवी68ए को एल्यूमीनियम इंटरकनेक्ट्स के साथ 0.18 माइक्रोन सीएमओएस प्रक्रिया में बनाया गया था। इसका डाई आकार 125 मिमी2 था, जो अल्फा 21264ए से एक तिहाई छोटा था, और इसमें 1.7 वी बिजली आपूर्ति का उपयोग किया गया था। यह 2001 में 750,833,875 और 940 मेगाहर्ट्ज की घड़ी आवृत्तियों पर मात्रा में उपलब्ध था। ईवी68ए ने 750 मेगाहर्ट्ज पर अधिकतम 60 डब्ल्यू, 833 मेगाहर्ट्ज पर 67 डब्ल्यू, 875 मेगाहर्ट्ज पर 70 डब्ल्यू और 940 मेगाहर्ट्ज पर 75 डब्ल्यू का अपव्यय किया। ईवी68सी को तांबे के इंटरकनेक्ट के साथ 0.18 माइक्रोन सीएमओएस प्रक्रिया में बनाया गया था। इसका नमूना 2000 की शुरुआत में लिया गया था और इसने 1.25 गीगाहर्ट्ज़ की अधिकतम घड़ी आवृत्ति हासिल की थी। सितंबर 1998 में, सैमसंग ने घोषणा की कि वे तांबे के इंटरकनेक्ट्स के साथ 0.18 माइक्रोन पूरी तरह से समाप्त सिलिकॉन-ऑन-इंसुलेटर (एस. ओ. आई.) प्रक्रिया में अल्फा 21264बी के एक संस्करण का निर्माण करेंगे जो 1.5 गीगाहर्ट्ज़ की घड़ी आवृत्ति प्राप्त करने में सक्षम था। यह संस्करण कभी साकार नहीं हुआ। अल्फा 21264सी, कोड-नाम ईवी68सीबी, अल्फा 21264 का व्युत्पन्न था। यह 1,25 और 1.33 गीगाहर्ट्ज़ की घड़ी आवृत्तियों पर उपलब्ध था। ईवी68सीबी में 15.5 लाख ट्रांजिस्टर थे और इसका माप 120 मिमी2 था। इसे आईबीएम द्वारा 0.18 माइक्रोन सीएमओएस प्रक्रिया में सात स्तर के कॉपर इंटरकनेक्ट और लो-के डाइलेक्ट्रिक के साथ बनाया गया था। इसे 675-पैड फ्लिप-चिप सिरेमिक लैंड ग्रिड सरणी (सी. एल. जी. ए.) में पैक किया गया था जिसका माप 49.53 से 49.53 एम. एम. था। ईवी68सीबी ने 1 गीगाहर्ट्ज़ पर अधिकतम 64 वॉट, 1.25 गीगाहर्ट्ज़ पर 75 वॉट और 1.33 गीगाहर्ट्ज़ पर 80 वॉट बिजली आपूर्ति का उपयोग किया। अल्फा 21264डी, कोड-नाम ईवी68सीडी आईबीएम द्वारा निर्मित एक तेज व्युत्पन्न है। अल्फा 21264ई, कोड-नाम ईवी68ई, सैमसंग द्वारा विकसित एक रद्द व्युत्पन्न था जिसकी घोषणा पहली बार 10 अक्टूबर 2000 को माइक्रोप्रोसेसर फोरम 2000 में की गई थी, जिसे 2001 के मध्य में पेश किया जाना था। सुधार 1.25 गीगाहर्ट्ज़ की उच्च परिचालन आवृत्ति और एक ऑन-डाई 1.85 एमबी माध्यमिक कैश का जोड़ था। इसे तांबे के इंटरकनेक्ट के साथ 0.18 माइक्रोमीटर सीएमओएस प्रक्रिया में बनाया जाना था। चिपसेट डिजिटल और एडवांस्ड माइक्रो डिवाइसेस (एएमडी) दोनों ने अल्फा 21264 के लिए चिपसेट विकसित किए। डिजिटल 21272, जिसे सुनामी के रूप में भी जाना जाता है, और 21274, जिसे टाइफून के रूप में भी जाना जाता है, अल्फा 21264 के लिए पहला चिपसेट थे। 21272 चिपसेट एक-या दो-तरफा बहुसंसाधन और 8 जीबी तक की स्मृति का समर्थन करता था, जबकि 21274 एक-, दो-, तीन-या चार-तरफा बहुसंसाधन का समर्थन करता था, 64 जीबी तक की स्मृति का, और दोनों एक या दो 64-बिट 33 मेगाहर्ट्ज पीसीआई बसों का समर्थन करते थे। उनके पास 128-से 512-बिट मेमोरी बस थी जो 83 मेगाहर्ट्ज पर संचालित होती थी, जिससे अधिकतम 5,312 एमबी/एस की बैंडविड्थ प्राप्त होती थी। चिपसेट 100 मेगाहर्ट्ज पंजीकृत ईसीसी एसडीआरएएम का समर्थन करता है। चिपसेट में तीन उपकरण शामिल थे, एक सी-चिप, एक डी-चिप और एक पी-चिप। चिपसेट को बनाने वाले उपकरणों की संख्या अलग-अलग थी क्योंकि यह चिपसेट के विन्यास द्वारा निर्धारित किया गया था। सी-चिप नियंत्रण चिप है जिसमें स्मृति नियंत्रक होता है। प्रत्येक माइक्रोप्रोसेसर के लिए एक सी-चिप की आवश्यकता थी। पी-चिप पी. सी. आई. नियंत्रक है, जो 33 मेगाहर्ट्ज पी. सी. आई. बस को लागू करता है। 21272 में एक या दो पी-चिप हो सकते हैं। डी-चिप डी. आर. ए. एम. नियंत्रक है, जो सी. पी. यू. तक/से और पी-चिप तक/से पहुंच को लागू करता है। 21272 में दो या चार डी-चिप हो सकते हैं और 21274 में दो, चार या आठ डी-चिप हो सकते हैं। 21272 और 21274 का उपयोग डिजिटल, कॉम्पैक और हेवलेट पैकर्ड द्वारा अपने प्रवेश-स्तर से लेकर मध्य-श्रेणी के अल्फा सर्वर और अल्फा स्टेशन के सभी मॉडलों में बड़े पैमाने पर किया गया था। इसका उपयोग अल्फा प्रोसेसर, इंक. (जिसे बाद में एपीआई नेटवर्क के रूप में जाना गया) के तीसरे पक्ष के उत्पादों में भी किया गया था जैसे कि उनके यूपी 2000 + मदरबोर्ड। इरोंगेट एएमडी ने दो अल्फा 21264-संगत चिपसेट विकसित किए, इरोंगेट, जिसे एएमडी-751 के रूप में भी जाना जाता है, और इसके उत्तराधिकारी, इरोंगेट-2, जिसे एएमडी-761 के रूप में भी जाना जाता है। ये चिपसेट उनके एथलॉन माइक्रोप्रोसेसरों के लिए विकसित किए गए थे, लेकिन एएमडी लाइसेंस के कारण डिजिटल से अल्फा में उपयोग की जाने वाली ईवी6 बस, एथलॉन और अल्फा 21264 बस प्रोटोकॉल के मामले में संगत थे। इरोंगेट का उपयोग सैमसंग द्वारा अपने यूपी1000 और यूपी1100 मदरबोर्ड में किया गया था। इरोंगेट-2 का उपयोग सैमसंग ने अपने यूपी1500 मदरबोर्ड में किया था। अल्फा वी. एम.: विंडोज या लिनक्स पर चलने वाला एक पूर्ण डी. ई. सी. अल्फा सिस्टम एमुलेटर भी देखें। इसमें अल्फा सीपीयू का एक उच्च प्रदर्शन वाला एमुलेटर होता है। क्लस्टर मल्टी-थ्रेडिंग अल्फा 21364 अल्फा 21464 नोट्स संदर्भ कॉम्पैक कंप्यूटर कॉर्पोरेशन (जुलाई 1999)। अल्फा 21264 माइक्रोप्रोसेसर हार्डवेयर संदर्भ नियमावली। कॉम्पैक कंप्यूटर कॉर्पोरेशन (जून 2001)। 21264/ईवी68सीबी और 21264/ईवी68डीसी हार्डवेयर संदर्भ नियमावली। कॉम्पैक कंप्यूटर कॉर्पोरेशन (मार्च 2002)। 21264/ईवी67 माइक्रोप्रोसेसर हार्डवेयर संदर्भ नियमावली। कॉम्पैक कंप्यूटर कॉर्पोरेशन (मार्च 2002)। 21264/ईवी68ए माइक्रोप्रोसेसर हार्डवेयर संदर्भ नियमावली। ग्रोनोव्स्की, पॉल ई. और अन्य। (1998)। "उच्च प्रदर्शन माइक्रोप्रोसेसर डिजाइन"। आई. ई. ई. ई. जर्नल ऑफ सॉलिड-स्टेट सर्किट, खंड 33, संख्या 5, पृष्ठ। 676-686। ग्वेनैप, लिनले (28 अक्टूबर 1996)। "डिजिटल 21264 नए मानक निर्धारित करता है।" माइक्रोप्रोसेसर रिपोर्ट, खंड 10, संख्या 14। माइक्रोडाइजाइन संसाधन। केसलर, आर. ई.; मैकलेलन, ई. जे. और वेब, डी. ए. (1998) "द अल्फा 21264 माइक्रोप्रोसेसर आर्किटेक्चर"। कंप्यूटर डिजाइन पर अंतर्राष्ट्रीय सम्मेलन की कार्यवाहीः कंप्यूटर और प्रोसेसर में वीएलएसआई। पीपी. 90-95। केसलर, आर. ई. (1999)। "अल्फा 21264 माइक्रोप्रोसेसर"। आई. ई. ई. ई. माइक्रो, मार्च-अप्रैल 1999. पीपी. 24-36। लीबोल्ज़, डेनियल और राज़दान, राहुल (1997)। "अल्फा 21264: एक 500 मेगाहर्ट्ज आउट-ऑफ-ऑर्डर एक्जीक्यूशन माइक्रोप्रोसेसर"। कम्पकॉन '97 की कार्यवाही। पीपी. 28-36। मैट्सन, एम. एट अल। "600 मेगाहर्ट्ज सुपरस्केलर आर. आई. एस. सी. माइक्रोप्रोसेसर का परिपथ कार्यान्वयन"। कंप्यूटर डिजाइन पर अंतर्राष्ट्रीय सम्मेलन की कार्यवाहीः कंप्यूटर और प्रोसेसर में वीएलएसआई। पीपी. 104-110। आगे पढ़ने के लिए बेंश्नाइडर, बी. जे. आदि। (2000)। "एक 1 गीगाहर्ट्ज़ अल्फ़ा माइक्रोप्रोसेसर"। आई. एस. एस. सी. सी. डाइजेस्ट ऑफ टेक्निकल पेपर्स, पीपी. 86-87। क्लोज़र, जे. एट अल। (जुलाई 1999)। "एक 600-मेगाहर्ट्ज सुपरस्केलर फ्लोटिंग-पॉइंट प्रोसेसर"। आई. ई. ई. ई. जर्नल ऑफ सॉलिड-स्टेट सर्किट 34 (7): पीपी. 1026-1029। फिशर, टी.; लीबोल्ज़, डी. (1998)। "600 मेगाहर्ट्ज निर्देश कतारों के लिए स्टाल-नियंत्रण परिपथों में व्यापार बंद की रूपरेखा तैयार करें।" आई. एस. एस. सी. सी. डाइजेस्ट ऑफ टेक्निकल पेपर्स, पीपी. 232-234,444। गीसेके, बी. ए. आदि। (1997)। "आउट-ऑफ-ऑर्डर निष्पादन के साथ एक 600 मेगाहर्ट्ज सुपरस्केलर आरआईएससी माइक्रोप्रोसेसर।" आई. एस. एस. सी. सी. डाइजेस्ट ऑफ टेक्निकल पेपर्स, पीपी. 176-177,451। ग्रोनोव्स्की, पॉल ई. और अन्य। (मई 1998)। "उच्च प्रदर्शन वाला माइक्रोप्रोसेसर डिजाइन"। आई. ई. ई. ई. जर्नल ऑफ सॉलिड-स्टेट सर्किट 33 (5): पीपी. 676-686। होकिन्सन, आर. एट अल। (2001)। "0.18 माइक्रोन तांबे की प्रक्रिया में एक अल्फा माइक्रोप्रोसेसर के लिए डिज़ाइन और माइग्रेशन चैलेंज"। आई. एस. एस. सी. सी. डाइजेस्ट ऑफ टेक्निकल पेपर्स, पीपी. 320-321,460। डीईसी माइक्रोप्रोसेसर सुपरस्केलर माइक्रोप्रोसेसर 64-बिट माइक्रोप्रोसेसर