Alpha 21064
अल्फा 21064 डिजिटल उपकरण निगम द्वारा विकसित और निर्मित एक माइक्रोप्रोसेसर है जिसने अल्फा (अल्फा एएक्सपी के रूप में पेश किया गया) निर्देश सेट वास्तुकला (आईएसए) को लागू किया। 1994 में इसका नाम बदलने से पहले इसे DECchip 21064 के रूप में पेश किया गया था। 21064 को इसके कोड नाम, ईवी4 से भी जाना जाता है। सितंबर 1992 में मात्रा उपलब्धता के साथ फरवरी 1992 में इसकी घोषणा की गई थी। 21064 अल्फा आई. एस. ए. का पहला व्यावसायिक कार्यान्वयन था, और डिजिटल से पहला माइक्रोप्रोसेसर जो व्यावसायिक रूप से उपलब्ध था। यह अक्टूबर 1993 में एक व्युत्पन्न, अल्फा 21064ए द्वारा सफल हुआ था। इस अंतिम संस्करण को 1995 में अल्फा 21164 द्वारा प्रतिस्थापित किया गया था। पहला अल्फा प्रोसेसर एक परीक्षण चिप था जिसका कूटनाम ईवी3 था। इस परीक्षण चिप को डिजिटल की 1.0-micrometre (μm) CMOS-3 प्रक्रिया का उपयोग करके बनाया गया था। परीक्षण चिप में एक फ्लोटिंग पॉइंट इकाई का अभाव था और इसमें केवल 1 KB कैश था। परीक्षण चिप का उपयोग आक्रामक परिपथ डिजाइन तकनीकों के संचालन की पुष्टि करने के लिए किया गया था। सिमुलेटर और एमुलेटर के साथ टेस्ट चिप का उपयोग फर्मवेयर और कंपनी द्वारा समर्थित विभिन्न ऑपरेटिंग सिस्टम को लाने के लिए भी किया गया था। ईवी4 कूटनाम वाली उत्पादन चिप को डिजिटल की 0.75 माइक्रोन सीएमओएस-4 प्रक्रिया का उपयोग करके बनाया गया था। डर्क मेयर और एडवर्ड मैकलेलन सूक्ष्म-वास्तुकार थे। एड ने मुद्दे के तर्क को डिजाइन किया जबकि डर्क ने अन्य प्रमुख खंडों को डिजाइन किया। जिम मोंटानारो ने परिपथ कार्यान्वयन का नेतृत्व किया। ईवी3 का उपयोग अल्फा प्रदर्शन इकाई (एडीयू) में किया गया था, जो एक मल्टीप्रोसेसर प्रणाली है जिसका उपयोग डिजिटल द्वारा ईवी4 भागों की उपलब्धता से पहले अल्फा प्लेटफॉर्म के लिए सॉफ्टवेयर विकसित करने के लिए किया जाता है। 21064 का अनावरण फरवरी 1992 के मध्य में 39वें अंतर्राष्ट्रीय सॉलिड-स्टेट सर्किट सम्मेलन (आई. एस. एस. सी. सी.) में किया गया था। इसकी घोषणा 25 फरवरी 1992 को की गई थी, उसी दिन 150 मेगाहर्ट्ज का नमूना पेश किया गया था। इसकी कीमत 100 की मात्रा में 3,375 डॉलर, 100 और 1,000 के बीच की मात्रा में 1,650 डॉलर और 1,000 से अधिक मात्रा के लिए 1,560 डॉलर थी। वॉल्यूम शिपमेंट सितंबर 1992 में शुरू हुआ। फरवरी 1993 की शुरुआत में 150 मेगाहर्ट्ज संस्करण की कीमत 1,000 से अधिक मात्रा में 1,559 डॉलर से घटाकर 1,096 डॉलर कर दी गई थी। 25 फरवरी 1993 को, एक 200 मेगाहर्ट्ज पेश किया गया था, जिसमें नमूना किट उपलब्ध थे, जिनकी कीमत $3,495 थी। आयतन में, इसकी कीमत 10,000 से अधिक मात्रा में 1,231 डॉलर प्रति इकाई थी। वॉल्यूम ऑर्डर जून 1993 में स्वीकार किए गए थे, अगस्त 1993 में शिपमेंट के साथ। जवाब में 150 मेगाहर्ट्ज संस्करण की कीमत कम कर दी गई। नमूना किट को अप्रैल 1993 में प्रभावी 3,375 डॉलर से घटाकर 1,690 डॉलर कर दिया गया था; और मात्रा में, इसे जुलाई 1993 में प्रभावी 10,000 से अधिक मात्रा में प्रति इकाई 1,355 डॉलर से घटाकर 853 डॉलर कर दिया गया था। 10 सितंबर 1993 को अल्फा 21066 और अल्फा 21068 की शुरुआत के साथ, डिजिटल ने मौजूदा 21064 की स्थिति को समायोजित किया और 5,000 की मात्रा में $499 प्रति इकाई की कीमत वाला 166 मेगाहर्ट्ज संस्करण पेश किया। 150 मेगाहर्ट्ज संस्करण की कीमत 5,000 की मात्रा में घटाकर 455 डॉलर प्रति इकाई कर दी गई थी। 6 जून 1994 को, 200 मेगाहर्ट्ज संस्करण की कीमत 31 प्रतिशत घटाकर $544 कर दी गई थी ताकि इसे 60 मेगाहर्ट्ज पेंटियम के मुकाबले रखा जा सके; और 166 मेगाहर्ट्ज संस्करण 19 प्रतिशत घटाकर $404 प्रति इकाई 5,000 की मात्रा में, 3 जुलाई 1994 को प्रभावी हुआ। अल्फा 21064 को डिजिटल के हडसन, मैसाचुसेट्स और साउथ क्वींसफेरी, स्कॉटलैंड सुविधाओं में बनाया गया था। उपयोगकर्ता 21064 का उपयोग ज्यादातर वर्कस्टेशन और सर्वर जैसे उच्च-स्तरीय कंप्यूटरों में किया जाता था। उपयोगकर्ताओं में शामिल हैंः अपने अल्पाइन कार्यस्थलों में एस्पेन सिस्टम कैरेरा कंप्यूटर अपने हरक्यूलिस 150, हरक्यूलिस 200 और पेंटेरा II कार्यस्थलों में क्रे रिसर्च, जिसने अपने क्रे टी3डी सुपरकंप्यूटर डिजिटल में 150 मेगाहर्ट्ज 21064 का उपयोग किया, अपने डी. ई. सी. पी. सी. ए. एक्स. पी. 150 प्रवेश-स्तरीय कार्यस्थलों में, डी. ई. सी. 2000 ए. एक्स. पी. प्रवेश-स्तरीय सर्वर, डी. ई. सी. 3000 ए. एक्स. पी. कार्यस्थलों और प्रवेश-स्तरीय सर्वर, डी. ई. सी. 4000 ए. एक्स. पी. मध्य-श्रेणी सर्वर और डी. ई. सी. 7000/10000 ए. एक्स. पी. उच्च-स्तरीय सर्वर एन्कोर कंप्यूटर, अपने इन्फिनिटी आर/टी. उच्च-स्तरीय वास्तविक-समय कंप्यूटर प्रदर्शन में 21064 सबसे अधिक प्रदर्शन करने वाला माइक्रोप्रोसेस था। यह बाद में सबसे अधिक प्रदर्शन करने वाला एकल-चिप माइक्रोप्रोसेसर बन गया, यह स्थिति अक्टूबर 1993 में 275 मेगाहर्ट्ज 21064ए पेश किए जाने तक बनी रही। विवरण अल्फा 21064 एक सुपरपिपेलिनड दोहरे मुद्दे वाला सुपरस्केलर माइक्रोप्रोसेसर है जो निर्देशों को क्रम में निष्पादित करता है। यह प्रत्येक घड़ी चक्र में चार कार्यात्मक इकाइयों को दो निर्देश जारी करने में सक्षम हैः एक पूर्णांक इकाई, एक फ्लोटिंग-पॉइंट इकाई (एफपीयू), एक पता इकाई और एक शाखा इकाई। पूर्णांक पाइपलाइन सात चरणों की लंबी है, और फ्लोटिंग-पॉइंट पाइपलाइन दस चरणों की है। दोनों पाइपलाइनों के पहले चार चरण समान हैं और आई-बॉक्स द्वारा कार्यान्वित किए जाते हैं। आई-बॉक्स आई-बॉक्स नियंत्रण इकाई है; यह लाता है, डिकोड करता है और निर्देश जारी करता है और पाइपलाइन को नियंत्रित करता है। पहले चरण के दौरान, आई-कैश से दो निर्देश प्राप्त किए जाते हैं। शाखा भविष्यवाणी चरण दो के दौरान आई-बॉक्स में तर्क द्वारा की जाती है। या तो स्थिर भविष्यवाणी या गतिशील भविष्यवाणी का उपयोग किया जाता है। स्थैतिक भविष्यवाणी ने एक शाखा निर्देश के विस्थापन क्षेत्र के संकेत बिट की जांच की, शाखा की भविष्यवाणी की जैसे कि संकेत बिट एक पीछे की शाखा का संकेत देता है (यदि संकेत बिट में 1 है)। गतिशील भविष्यवाणी ने 1-बिट शाखा इतिहास तालिका द्वारा 2,048-प्रविष्टि में एक प्रविष्टि की जांच की। यदि एक प्रविष्टि में 1 था, तो शाखा की भविष्यवाणी की गई थी जैसा कि लिया गया था। यदि गतिशील भविष्यवाणी का उपयोग किया गया था, तो अधिकांश कार्यक्रमों के लिए शाखा भविष्यवाणी लगभग 80 प्रतिशत सटीक है। शाखा गलत भविष्यवाणी दंड चार चक्रों का होता है। इन निर्देशों को चरण तीन के दौरान डिकोड किया जाता है। आई-बॉक्स तब जाँच करता है कि क्या दोनों निर्देशों द्वारा आवश्यक संसाधन चरण चार के दौरान उपलब्ध हैं। यदि ऐसा है, तो निर्देश जारी किए जाते हैं, बशर्ते कि उन्हें जोड़ा जा सके। किन निर्देशों को जोड़ा जा सकता है, यह पूर्णांक रजिस्टर फ़ाइल में पढ़ने और लिखने वाले पोर्ट की संख्या से निर्धारित किया जाता था। 21064 जारी कर सकता हैः एक पूर्णांक एक फ्लोटिंग-पॉइंट संचालन के साथ काम करता है, किसी भी संचालन निर्देश के साथ कोई भी लोड/स्टोर निर्देश, एक पूर्णांक एक पूर्णांक शाखा के साथ काम करता है, या एक फ्लोटिंग-पॉइंट एक फ्लोटिंग-पॉइंट शाखा के साथ काम करता है। दो संयोजनों की अनुमति नहीं थीः एक पूर्णांक संचालन और एक फ्लोटिंग-पॉइंट स्टोर, और एक फ्लोटिंग-पॉइंट संचालन और एक पूर्णांक स्टोर। यदि दो निर्देशों में से एक को एक साथ जारी नहीं किया जा सकता है, तो पहले चार चरणों को तब तक रोक दिया जाता है जब तक कि शेष निर्देश जारी नहीं हो जाते। पहले चार चरण भी इस स्थिति में रुके हुए हैं कि संसाधन की अनुपलब्धता, निर्भरता या इसी तरह की स्थितियों के कारण कोई निर्देश जारी नहीं किया जा सकता है। आई-बॉक्स में आभासी पतों का भौतिक पतों में अनुवाद करने के लिए दो अनुवाद लुकसाइड बफर (टी. एल. बी.) हैं। इन टी. एल. बी. को निर्देश अनुवाद बफर (आई. टी. बी.) के रूप में संदर्भित किया जाता है। आई. टी. बी. कैश ने हाल ही में निर्देश धारा के लिए पृष्ठ तालिका प्रविष्टियों का उपयोग किया है। 8 के. बी. पृष्ठों के लिए आठ-प्रविष्टि आई. टी. बी. और 4 एम. बी. पृष्ठों के लिए चार-प्रविष्टि आई. टी. बी. का उपयोग किया जाता है। दोनों आई. टी. बी. पूरी तरह से सहयोगी हैं और एक गैर-स्थायी उपयोग किए गए प्रतिस्थापन एल्गोरिदम का उपयोग करते हैं। सभी निर्देशों के लिए निष्पादन निष्पादन पांचवें चरण के दौरान शुरू होता है। रजिस्टर फाइलों को चौथे चरण के दौरान पढ़ा जाता है। पांचवें चरण से शुरू होने वाली पाइपलाइनों को रोका नहीं जा सकता है। पूर्णांक इकाई पूर्णांक अनुदेशों को निष्पादित करने के लिए जिम्मेदार है। इसमें पूर्णांक रजिस्टर फाइल (आई. आर. एफ.) और ई-बॉक्स शामिल हैं। आई. आर. एफ. में बत्तीस 64-बिट रजिस्टर होते हैं और इसमें चार रीड पोर्ट और दो राइट पोर्ट होते हैं जो पूर्णांक इकाई और शाखा इकाई के बीच समान रूप से विभाजित होते हैं। ई-बॉक्स में एक योजक, एक तर्क इकाई, बैरल शिफ्टर और गुणक होता है। गुणा, शिफ्ट और बाइट हेरफेर निर्देशों को छोड़कर, अधिकांश पूर्णांक निर्देश चरण पाँच के अंत तक पूरे हो जाते हैं और इस प्रकार एक चक्र की विलंबता होती है। बैरल शिफ्टर पाइपलाइन्ड होता है, लेकिन शिफ्ट और बाइट हेरफेर निर्देश चरण छह के अंत तक पूरा नहीं होते हैं, और इस प्रकार दो चक्रों की विलंबता होती है। डाई क्षेत्र को बचाने के लिए गुणक को पाइपलाइन नहीं किया गया था; इस प्रकार गुणा निर्देशों में ऑपरेंड के आधार पर 19 से 23 चक्रों की परिवर्तनीय विलंबता होती है। सातवें चरण में, पूर्णांक निर्देश अपने परिणाम आई. आर. एफ. को लिखते हैं। पता इकाई पता इकाई, जिसे "ए-बॉक्स" के रूप में भी जाना जाता है, भार और भंडारण निर्देशों को निष्पादित करती है। पता इकाई और पूर्णांक इकाई को समानांतर में काम करने में सक्षम बनाने के लिए, पता इकाई का अपना विस्थापन योजक होता है, जिसका उपयोग वह पूर्णांक इकाई में योजक का उपयोग करने के बजाय आभासी पतों की गणना करने के लिए करता है। आभासी पतों को भौतिक पतों में अनुवादित करने के लिए एक 32-प्रविष्टि पूर्णतया सहयोगी अनुवाद लुकसाइड बफर (टी. एल. बी.) का उपयोग किया जाता है। इस टी. एल. बी. को डेटा ट्रांसलेशन बफर (डी. टी. बी.) कहा जाता है। 21064 ने एक 43-बिट आभासी पता और एक 34-बिट भौतिक पता लागू किया, और इसलिए यह 8 टीबी आभासी स्मृति और 16 जीबी भौतिक स्मृति को संबोधित करने में सक्षम है। भंडार के निर्देशों के परिणामस्वरूप डेटा को 32-बाइट लेखन बफर द्वारा 4-प्रविष्टि में बफर किया जाता है। राइट बफर ने आस-पास की दुकानों से डेटा को मिलाकर और अस्थायी रूप से दुकानों में देरी करके सिस्टम बस पर लेखन की संख्या को कम करके प्रदर्शन में सुधार किया, जिससे लोड को तेजी से सर्विस किया जा सके क्योंकि सिस्टम बस का उपयोग अक्सर नहीं किया जाता है। फ्लोटिंग-पॉइंट यूनिट फ्लोटिंग-पॉइंट यूनिट में फ्लोटिंग-पॉइंट रजिस्टर फाइल (एफ. आर. एफ.) और एफ-बॉक्स होते हैं। एफ. आर. एफ. में बत्तीस 64-बिट रजिस्टर हैं और इसमें तीन रीड पोर्ट और दो राइट पोर्ट हैं। एफ-बॉक्स में एक फ्लोटिंग-पॉइंट पाइपलाइन और एक गैर-द्वीपसमूह विभाजन इकाई थी जो प्रति चक्र एक बिट सेवानिवृत्त होती थी। फ्लोटिंग-पॉइंट रजिस्टर फ़ाइल को पढ़ा जाता है और डेटा को अंश, घातांक में प्रारूपित किया जाता है और चरण चार में हस्ताक्षर किया जाता है। यदि जोड़ निर्देशों को निष्पादित किया जाता है, तो योजक घातांक अंतर की गणना करता है, और परिणाम को सामान्य बनाने के लिए इनपुट ऑपरेंड का उपयोग करके एक पूर्वसूचक अग्रणी एक या शून्य डिटेक्टर शुरू किया जाता है। यदि गुणा निर्देशों को निष्पादित किया जाता है, तो एक 3 एक्स गुणक उत्पन्न होता है। पांचवें और छठे चरण में, जोड़ और घटाव के लिए संरेखण या सामान्यीकरण बदलाव और चिपचिपी-बिट गणना की जाती है। गुणा निर्देशों को एक पाइपलाइन्ड, दो-तरफा इंटरलीव्ड सरणी में गुणा किया जाता है जो एक मूलांक-8 बूथ एल्गोरिथ्म का उपयोग करता है। आठवें चरण में, अंतिम जोड़ को गोल के समानांतर किया जाता है। फ्लोटिंग-पॉइंट निर्देश दसवें चरण में एफ. आर. एफ. को अपने परिणाम लिखते हैं। पाइपलाइन में निष्पादित निर्देशों में छह-चक्र विलंबता होती है। एकल-परिशुद्धता (32-बिट) और दोहरे-परिशुद्धता (64-बिट) विभाजन, जो गैर-द्वीपसमूह विभाजन इकाई में निष्पादित किए जाते हैं, में क्रमशः 31 और 61 चक्रों की विलंबता होती है। कैश 21064 में दो ऑन-डाई प्राथमिक कैश हैंः एक 8 के. बी. डेटा कैश (जिसे डी-कैश के रूप में जाना जाता है) जिसमें एक राइट-थ्रू लेखन नीति का उपयोग किया जाता है और एक 8 के. बी. निर्देश कैश (जिसे आई-कैश के रूप में जाना जाता है)। दोनों कैश एकल-चक्र पहुँच के लिए प्रत्यक्ष-मानचित्रित हैं और 32-बाइट रेखा आकार के हैं। कैश छह-ट्रांजिस्टर स्थिर यादृच्छिक अभिगम स्मृति (एस. आर. ए. एम.) कोशिकाओं के साथ बनाए जाते हैं जिनका क्षेत्रफल 98 माइक्रोन2 होता है। कैश 1,024 कक्ष चौड़े और 66 कक्ष लंबे होते हैं, जिसमें शीर्ष दो पंक्तियों का उपयोग अतिरेक के लिए किया जाता है। एक वैकल्पिक बाहरी द्वितीयक कैश, जिसे बी-कैश के रूप में जाना जाता है, 128 के. बी. से 16 एम. बी. की क्षमता के साथ समर्थित था। कैश आंतरिक घड़ी आवृत्ति के एक तिहाई से एक सोलहवें हिस्से पर या 200 मेगाहर्ट्ज पर 12.5 से 66.67 मेगाहर्ट्ज पर संचालित होता था। बी-कैश को डायरेक्ट-मैप किया गया है और इसमें डिफ़ॉल्ट रूप से 128-बाइट लाइन आकार है जिसे बड़ी मात्रा का उपयोग करने के लिए कॉन्फ़िगर किया जा सकता है। बी-कैश तक सिस्टम बस के माध्यम से पहुँचा जा सकता है। बाहरी इंटरफेस एक 128-बिट डेटा बस है जो आंतरिक घड़ी दर के आधे से आठवें या 200 मेगाहर्ट्ज पर 25 से 100 मेगाहर्ट्ज पर संचालित होती है। बस की चौड़ाई विन्यास योग्य थी, 21064 का उपयोग करने वाले सिस्टम में 64-बिट बाहरी इंटरफेस हो सकता था। बाहरी इंटरफेस में एक 34-बिट एड्रेस बस भी शामिल थी। निर्माण 21064 में 16.8 लाख ट्रांजिस्टर थे। मूल ईवी4 को डिजिटल द्वारा अपनी सीएमओएस-4 प्रक्रिया में बनाया गया था, जिसमें 0.75 माइक्रोन का विशेषता आकार और एल्यूमीनियम इंटरकनेक्ट के तीन स्तर हैं। ईवी4 का माप 233.52 मिमी2 के क्षेत्र के लिए 13.9 मिमी गुणा 16.8 मिमी है। बाद के ईवी4एस को सीएमओएस-4एस में बनाया गया था, जो एक 0.675 माइक्रोन आकार के साथ सीएमओएस-4 का 10 प्रतिशत ऑप्टिकल सिकुड़न था। इस संस्करण को 186 मिमी2 क्षेत्र के लिए 12.4 मिमी गुणा 15.0 मिमी मापा गया। 21064 ने एक 3.3-volt (V) बिजली आपूर्ति का उपयोग किया। ईवी4 ने 200 मेगाहर्ट्ज पर अधिकतम 30 वॉट का अपव्यय किया। ईवी4एस 150 मेगाहर्ट्ज पर अधिकतम 21 डब्ल्यू, 166 मेगाहर्ट्ज पर 22 डब्ल्यू और 200 मेगाहर्ट्ज पर 27 डब्ल्यू का अपव्यय करता है। पैकेज 21064 को 431-पिन एल्यूमिना-सिरेमिक पिन ग्रिड सरणी (पीजीए) में पैक किया गया है जो 61.72 मिमी से 61.72 मिमी मापता है। 431 पिनों में से 291 सिग्नल के लिए और 140 पावर और ग्राउंड के लिए थे। हीटसिंक सीधे पैकेज से जुड़ा होता है, जो टंगस्टन हीट स्प्रेडर से निकलने वाले दो स्टड से जुड़े मेवों द्वारा सुरक्षित होता है। व्युत्पन्न अल्फा 21064ए अल्फा 21064ए, जिसे डीईसीचिप 21064ए के रूप में पेश किया गया था, कोड-नाम ईवी45, अक्टूबर 1993 में पेश किए गए अल्फा 21064 का एक और विकास है। यह 200,225,233,275 और 300 मेगाहर्ट्ज की घड़ी आवृत्तियों पर संचालित होता था। 225 मेगाहर्ट्ज मॉडल को 6 जुलाई 1994 को 233 मेगाहर्ट्ज मॉडल द्वारा प्रतिस्थापित किया गया था, जिसकी शुरुआत में 5,000 की मात्रा में 788 अमेरिकी डॉलर की कीमत थी, जो इसके द्वारा प्रतिस्थापित 225 मेगाहर्ट्ज मॉडल से 10 प्रतिशत कम थी। उसी दिन, 275 मेगाहर्ट्ज की कीमतें भी 5,000 की मात्रा में 25 प्रतिशत घटाकर 1,083 अमेरिकी डॉलर कर दी गईं। 300 मेगाहर्ट्ज मॉडल की घोषणा और नमूना 2 अक्टूबर 1995 को किया गया था और इसे दिसंबर 1995 में भेज दिया गया था। एक मॉडल भी था, 21064ए-275-पीसी, जो विंडोज एनटी या ऑपरेटिंग सिस्टम चलाने के लिए प्रतिबंधित था जो विंडोज एनटी मेमोरी प्रबंधन मॉडल का उपयोग करते हैं। 21064ए ने मूल 21064 को उच्च-स्तरीय अल्फा माइक्रोप्रोसेसर के रूप में सफल बनाया। इसने बाद में उच्च-स्तरीय प्रणालियों में सबसे अधिक उपयोग देखा। उपयोगकर्ताओं में शामिल हैंः अपने डी. ई. सी. 3000 ए. एक्स. पी., डी. ई. सी. 4000 ए. एक्स. पी. और डी. ई. सी. 7000/10000 ए. एक्स. पी. प्रणालियों के कुछ मॉडलों में डिजिटल अपने अल्पाइन वर्कस्टेशन बी. टी. जी. में एस्पेन सिस्टम, जिन्होंने अपने कोबरा ए. एक्स. पी. 275 वर्कस्टेशन नेकोटेक में अपने एक्शन ए. एक्स. पी. 275 आर. आई. एस. सी. पी. सी. कैरेरा कंप्यूटर में 275 मेगाहर्ट्ज मॉडल का उपयोग किया, जिन्होंने अपने मैक 2-289-टी वर्कस्टेशन नेटवर्क उपकरण (अब नेटए. पी.) में 5 प्रतिशत से 289 मेगाहर्ट्ज तक ओवरक्लॉक किए गए 275 मेगाहर्ट्ज मॉडल का उपयोग किया, जिन्होंने अपने भंडारण प्रणालियों में 275 मेगाहर्ट्ज मॉडल का उपयोग किया। प्राथमिक कैश में दो तरीकों से सुधार किया गयाः आई-कैश और डी-कैश की क्षमता को 8 के. बी. से दोगुना करके 16 के. बी. कर दिया गया और कैश टैग और कैश डेटा सरणी में समानता सुरक्षा को जोड़ा गया। फ्लोटिंग-पॉइंट डिवाइड्स में एक बेहतर डिवाइडर के कारण कम विलंबता होती है जो औसतन प्रति चक्र दो बिट सेवानिवृत्त करता है। शाखा भविष्यवाणी में 4,096-प्रवेश द्वारा 2-बिट बीएचटी द्वारा सुधार किया गया था। 21064ए में 28 लाख ट्रांजिस्टर हैं और यह 152.25 मिमी2 के क्षेत्र के लिए 14.5 गुणा 10.5 मिमी बड़ा है। इसे डिजिटल द्वारा अपनी पांचवीं पीढ़ी की सी. एम. ओ. एस. प्रक्रिया, सी. एम. ओ. एस.-5 में बनाया गया था, जो एल्यूमीनियम इंटरकनेक्ट के चार स्तरों के साथ 0.5 माइक्रोन की प्रक्रिया है। अल्फा 21066, डी. ई. सी. चिप 21066 के रूप में पेश किया गया, कोड-नाम एल. सी. ए. 4 (कम लागत वाला अल्फा), अल्फा 21064 का एक कम लागत वाला संस्करण है। नमूनों को 10 सितंबर 1993 को पेश किया गया था, 1994 की शुरुआत में मात्रा शिपमेंट के साथ। परिचय के समय, 166 मेगाहर्ट्ज अल्फा 21066 की कीमत 5,000 की मात्रा में 385 अमेरिकी डॉलर थी। अंतर्निहित प्रणालियों के लिए एक 100 मेगाहर्ट्ज मॉडल भी मौजूद था। नमूनाकरण 1994 के अंत में शुरू हुआ, 1995 की तीसरी तिमाही में मात्रा शिपमेंट के साथ। माइक्रोप्रोसेसर रिपोर्ट ने अल्फा 21066 को एक एकीकृत पीसीआई नियंत्रक के साथ पहले माइक्रोप्रोसेसर के रूप में मान्यता दी। अल्फा 21066 को कम लागत वाले अनुप्रयोगों, विशेष रूप से विंडोज एनटी चलाने वाले व्यक्तिगत कंप्यूटरों में उपयोग के लिए बनाया गया था। डिजिटल ने अपने मल्टीया ग्राहकों में अल्फा 21066 के विभिन्न मॉडलों का उपयोग किया, एएक्सपीपीसीआई 33 मूल उपकरण निर्माता (ओ. ई. एम.) मदरबोर्ड और ए. एक्स. पी. वी. एम. ई. एकल-बोर्ड कंप्यूटर। डिजिटल के अलावा, उपयोगकर्ताओं ने अपने अल्पाइन वर्कस्टेशन में एस्पेन सिस्टम, अपने पेंटेरा I वर्कस्टेशन में कैरेरा कंप्यूटर, नेकोटेक ने अपने मैक 1-166 पर्सनल कंप्यूटर में 166 मेगाहर्ट्ज मॉडल और अपने ट्रांसअल्फा टीए9000 श्रृंखला सुपरकंप्यूटर में पारसी का उपयोग किया। प्रक्रिया के सिकुड़ने के कारण, यह उन विशेषताओं को शामिल करने में सक्षम था जो लागत-संवेदनशील अंतर्निहित प्रणालियों में वांछनीय थीं। इन विशेषताओं में ई. सी. सी. समर्थन के साथ एक ऑन-डाई बी-कैश और मेमोरी नियंत्रक, एक फ्रेमबफर को लागू करने के लिए 8 एमबी वी. आर. ए. एम. तक का समर्थन करने वाला एक कार्यात्मक रूप से सीमित ग्राफिक्स त्वरक, एक पी. सी. आई. नियंत्रक और 33 मेगाहर्ट्ज बाहरी घड़ी संकेत को वांछित आंतरिक घड़ी आवृत्ति से गुणा करने के लिए एक चरण-बंद लूप (पी. एल. एल.) घड़ी जनरेटर शामिल हैं। मेमोरी नियंत्रक 64 के. बी. से 2 एम. बी. बी-कैश और 2 से 512 एम. बी. मेमोरी का समर्थन करता था। ई. सी. सी. कार्यान्वयन 1-, 2-और 4-बिट त्रुटियों का पता लगाने और 1-बिट त्रुटियों को ठीक करने में सक्षम था। लागत को कम करने के लिए, अल्फा 21066 में एक 64-बिट सिस्टम बस है, जिसने पिन की संख्या और इस प्रकार पैकेज के आकार को कम कर दिया। सिस्टम बस की कम चौड़ाई ने भी बैंडविड्थ को कम कर दिया और इस प्रकार प्रदर्शन में 20 प्रतिशत की कमी आई, जिसे स्वीकार्य माना गया। 21066 में 17.5 लाख ट्रांजिस्टर थे और इसे 209.1 mm2 के क्षेत्र के लिए 17.0 से 12.3 मिमी मापा गया था। इसे CMOS-4S में बनाया गया था, जो एक 0.675 माइक्रोन प्रक्रिया है जिसमें तीन स्तरों का परस्पर संबंध है। 21066 को 287-पिन वाले सी. पी. जी. ए. में पैक किया गया था जिसका माप 57.404 से 57.404 एम. एम. था। अल्फा 21066ए, कोड-नाम एलसीए45, अल्फा 21064ए का एक कम लागत वाला संस्करण है। इसकी घोषणा 14 नवंबर 1994 को की गई थी, उसी दिन 100 और 233 मेगाहर्ट्ज मॉडल के नमूने पेश किए गए थे। दोनों मॉडल मार्च 1995 में भेजे गए थे। जब घोषणा की गई, तो 100 और 233 मेगाहर्ट्ज मॉडल की कीमत 5,000 की मात्रा में क्रमशः $175 और $360 थी। एक 266 मेगाहर्ट्ज मॉडल बाद में उपलब्ध कराया गया था। 21066ए को मित्सुबिशी इलेक्ट्रिक द्वारा एम36066ए के रूप में दूसरा स्रोत दिया गया था। यह कंपनी द्वारा निर्मित पहला अल्फा माइक्रोप्रोसेसर था। 100 और 233 मेगाहर्ट्ज पुर्जों की घोषणा नवंबर 1994 में की गई थी। घोषणा के समय, दिसंबर 1994 के लिए इंजीनियरिंग नमूने, जुलाई 1995 में वाणिज्यिक नमूने और सितंबर 1995 में मात्रा की मात्रा निर्धारित की गई थी। 233 मेगाहर्ट्ज भाग की कीमत 1,000 की मात्रा में 490 डॉलर थी। हालाँकि यह 21064ए पर आधारित था, 21066ए में 16 के. बी. निर्देश और डेटा कैश नहीं थे। 21066ए के लिए एक विशिष्ट विशेषता बिजली प्रबंधन थी-माइक्रोप्रोसेसर की आंतरिक घड़ी आवृत्ति को सॉफ्टवेयर द्वारा समायोजित किया जा सकता था। डिजिटल ने अपने उत्पादों में 21066ए के विभिन्न मॉडलों का उपयोग किया जो पहले 21066 का उपयोग कर चुके थे। डिजिटल के अलावा, टैडपोल टेक्नोलॉजी ने अपनी अल्फाबुक 1 नोटबुक में 233 मेगाहर्ट्ज मॉडल का उपयोग किया। 21066ए में 161.32 मिमी2 के क्षेत्र के लिए 14.8 से 10.9 मिमी मापने वाले डाई पर 18 लाख ट्रांजिस्टर थे। इसे डिजिटल की पांचवीं पीढ़ी की सी. एम. ओ. एस. प्रक्रिया, सी. एम. ओ. एस.-5 में गढ़ा गया था, जो तीन स्तरों के इंटरकनेक्ट के साथ 0.5 माइक्रोन प्रक्रिया है। मित्सुबिशी इलेक्ट्रिक ने एम36066ए को अपनी 0.5 माइक्रोन तीन-स्तरीय-धातु प्रक्रिया में बनाया। अल्फा 21068, डी. ई. सी. चिप 21068 के रूप में पेश किया गया, एम्बेडेड सिस्टम के लिए तैनात 21066 का एक संस्करण है। यह 21066 के समान था लेकिन बिजली अपव्यय और लागत को कम करने के लिए इसकी घड़ी दर कम थी। 1994 की शुरुआत में मात्रा शिपमेंट के साथ 10 सितंबर 1993 को नमूने पेश किए गए थे। यह 66 मेगाहर्ट्ज पर संचालित होता था और इसमें अधिकतम 9 वॉट बिजली का अपव्यय होता था। परिचय के समय, 21068 की कीमत 5,000 की मात्रा में 221 अमेरिकी डॉलर थी। 6 जून 1994 को, डिजिटल ने घोषणा की कि वह कीमत में 16 प्रतिशत की कटौती कर 186 अमेरिकी डॉलर कर रहा है, जो 3 जुलाई 1994 से प्रभावी है। अल्फा 21068 का उपयोग डिजिटल द्वारा अपने एएक्सपीपीसीआई 33 मदरबोर्ड और एएक्सपीवीएमई 64 और 64एलसी एकल-बोर्ड कंप्यूटरों में किया गया था। अल्फा 21068ए, जिसे डीईसीचिप 21068ए के रूप में पेश किया गया है, एम्बेडेड सिस्टम के लिए अल्फा 21066ए का एक संस्करण है। यह 100 मेगाहर्ट्ज की घड़ी आवृत्ति पर संचालित होता था। चिपसेट शुरू में, 21064 और 21064ए के लिए कोई मानक चिपसेट नहीं था। डिजिटल के कंप्यूटरों ने माइक्रोप्रोसेसर को सिस्टम से जोड़ने के लिए कस्टम एप्लिकेशन-स्पेसिफिक इंटीग्रेटेड सर्किट (ASICs) का उपयोग किया। अल्फा-आधारित उत्पादों को विकसित करने की इच्छा रखने वाले तीसरे पक्षों के लिए विकास लागत बढ़ने के कारण, डिजिटल ने मूल उपकरण निर्माताओं (ओ. ई. एम.) के लिए एक मानक चिपसेट, डी. ई. सी. चिप 21070 (एपेक्स) विकसित किया। 21070 के दो मॉडल थे, DECchip 21071 और DECchip 21072। 21071 का उद्देश्य वर्कस्टेशनों के लिए था जबकि 21072 का उद्देश्य उच्च-स्तरीय वर्कस्टेशन या निम्न-स्तरीय यूनिप्रोसेसर सर्वरों के लिए था। दोनों मॉडल मेमोरी सबसिस्टम विशेषताओं में भिन्न हैंः 21071 में 64-बिट मेमोरी बस है और 8 एमबी से 2 जीबी पैरिटी-संरक्षित मेमोरी का समर्थन करता है जबकि 21072 में 128-बिट मेमोरी बस है और 16 एमबी से 4 जीबी ईसीसी-संरक्षित मेमोरी का समर्थन करता है। चिपसेट में तीन चिप डिजाइन शामिल थेः COMANCE B-कैश और मेमोरी कंट्रोलर, DECADE डेटा स्लाइस और EPIC PCI कंट्रोलर। DECADE चिप्स ने 32-बिट स्लाइस में डेटा पथ को लागू किया, और इसलिए 21071 में दो ऐसे चिप्स हैं जबकि 21072 में चार हैं। ई. पी. आई. सी. चिप में डी. ई. सी. ए. डी. ई. चिप्स के लिए 32-बिट पथ है। 21070 को 10 जनवरी 1994 को पेश किया गया था, जिसमें नमूने उपलब्ध थे। वॉल्यूम शिपमेंट 1994 के मध्य में शुरू हुआ। 5, 000 की मात्रा में, 21071 की कीमत 90 डॉलर और 21072 की कीमत 120 डॉलर थी। 21070 उपयोगकर्ताओं ने अपने पेंटेरा वर्कस्टेशन के लिए कैरेरा कंप्यूटर और इसके अल्फा स्टेशन और यूनिप्रोसेसर अल्फा सर्वर के कुछ मॉडलों में डिजिटल को शामिल किया। अल्फा वी. एम.: विंडोज या लिनक्स पर चलने वाला एक पूर्ण डी. ई. सी. अल्फा सिस्टम एमुलेटर भी देखें। इसमें अल्फा सीपीयू का एक उच्च प्रदर्शन वाला एमुलेटर होता है। नोट्स संदर्भ अल्फा 21064 और 21064ए माइक्रोप्रोसेसर हार्डवेयर संदर्भ नियमावली, जून 1996। ऑर्डर नंबरः ईसी-क्यू92यूसी-टीई। डिजिटल उपकरण निगम। एपिकी, स्टीव; ग्रेहन, रिक (मार्च 1995)। "सबसे तेज़ एनटी वर्कस्टेशन"। बाईट। भंडारकर, दिलीप। "अल्फा इम्प्लीमेंटेशन", आई. ई. ई. ई. कंप्यूटर सोसाइटी टेक्निकल कमेटी ऑन कंप्यूटर आर्किटेक्चर न्यूज़लेटर, दिसंबर 1995। कंप्यूटरग्राम (25 फरवरी 1992)। "डी. ई. सी. अल्फा पर अधिक खुलासा करता है, हेवलेट-पैकर्ड की सटीक वास्तुकला आर. आई. एस. सी. को चुनौती देता है।" कंप्यूटर व्यवसाय समीक्षा। कंप्यूटरग्राम (26 फरवरी 1992)। डी. ई. सी. अपने अल्फा आर. आई. एस. सी. का वर्णन करता है, कुबोटा अपनी योजनाओं का खुलासा करता है। कंप्यूटर व्यवसाय समीक्षा। कंप्यूटरग्राम (7 जून 1994)। डी. ई. सी. अल्फा ए. एक्स. पी. चिप की कीमतों में 31 प्रतिशत तक की कटौती करता है। कंप्यूटर व्यवसाय समीक्षा। कंप्यूटरग्राम (13 सितंबर 1993)। "डी. ई. सी. व्यक्तिगत कंप्यूटर, नियंत्रण के लिए अल्फास जोड़ता है।" कंप्यूटर व्यवसाय समीक्षा। कंप्यूटरग्राम (11 जनवरी 1994)। माइक्रोप्रोसेसर रिपोर्ट के वार्षिक चिप अवार्ड्स ने मोटोरोला 88110 को सबसे कम संभावित भाग घोषित किया है। कंप्यूटर व्यवसाय समीक्षा। कंप्यूटरग्राम (11 नवंबर 1994)। "मित्सुबिशी इलेक्ट्रिक आखिरकार अपने पहले अल्फा का नमूना लेने के लिए तैयार है।" कंप्यूटर व्यवसाय समीक्षा। कंप्यूटरग्राम (25 नवंबर 1994)। "मित्सुबिशी का पहला अल्फा डी. ई. सी. के 21066ए के समान कार्यक्षमता प्रदान करता है।" कंप्यूटर व्यवसाय समीक्षा। डिजिटल उपकरण निगम (10 जनवरी 1994)। डिजिटल ने अल्फा एएक्सपी 21064 माइक्रोप्रोसेसरों के लिए पीसीआई-आधारित सिस्टम लॉजिक चिपसेट पेश किए और पीसीआई ब्रिज चिप के लिए उद्योग के पहले पीसीआई की घोषणा की। प्रेस विज्ञप्ति। डॉबरपुल, डैनियल डब्ल्यू., विटेक, रिचर्ड टी. और अन्य। "ए 200-मेगाहर्ट्ज 64-बिट डुअल-इश्यू CMOS माइक्रोप्रोसेसर", डिजिटल टेक्निकल जर्नल, वॉल्यूम 4, नंबर 4, स्पेशल इश्यू 1992, पीपी. 35-50। ग्वेनैप, लिनले (12 सितंबर 1994)। "डिजिटल 21164 के साथ पैक का नेतृत्व करता है", माइक्रोप्रोसेसर रिपोर्ट, खंड 8, संख्या 12। क्रौस, रेनहार्ड्ट (13 सितंबर 1993)। "डी. ई. सी. ने पी. सी. आई., एम्बेडेड ड्राइव में दो अल्फा का अनावरण किया।" इलेक्ट्रॉनिक समाचार। क्रौस, रेनहार्ड्ट (18 अक्टूबर 1993)। "डी. ई. सी. 225/275 एम. एच. जेड. अल्फास तैयार करता है।" इलेक्ट्रॉनिक समाचार। क्रौस, रेनहार्ड्ट (21 नवंबर 1994)। "अल्फा पार्टनर्स रोल 233 मेगाहर्ट्ज 21066ए"। इलेक्ट्रॉनिक समाचार। मैककिनी, दीना एल. और अन्य। डिजिटल की डी. ई. सी. चिप 21066: पहली लागत-केंद्रित अल्फा ए. एक्स. पी. चिप। डिजिटल टेक्निकल जर्नल, वॉल्यूम 6, नंबर 1, विंटर 1994, पीपी. 66-77। मैकलेलन, एडवर्ड (जून 1993)। "अल्फा ए. एक्स. पी. वास्तुकला और 21064 प्रोसेसर"। आई. ई. ई. ई माइक्रो। पीपी. 36-47। रयान, बॉब; थॉम्पसन, टॉम (जनवरी 1994)। "आर. आई. एस. सी. बढ़ता है।" बाईट। आगे पढ़ें "डी. ई. सी. अल्फा के साथ माइक्रोप्रोसेसर व्यवसाय में प्रवेश करता है"। (4 मार्च 1992)। माइक्रोप्रोसेसर रिपोर्ट, खंड 6, संख्या 3। "डी. ई. सी. का अल्फा आर्किटेक्चर प्रीमियर"। (4 मार्च 1992)। माइक्रोप्रोसेसर रिपोर्ट, खंड 6, संख्या 3। "डिजिटल प्लान्स ब्रॉड अल्फा प्रोसेसर फैमिली" (18 नवंबर 1992)। माइक्रोप्रोसेसर रिपोर्ट, खंड 6, संख्या 3। "डिजिटल अल्फा के लिए पीसीआई चिप सेट का खुलासा करता है।" (12 जुलाई 1993)। माइक्रोप्रोसेसर रिपोर्ट, खंड 7, संख्या 9। "डिजिटल के 21066 के साथ अल्फा हिट लो एंड"। (13 सितंबर 1993)। माइक्रोप्रोसेसर रिपोर्ट, खंड 7, संख्या 12। भंडारकर, दिलीप पी. (1995)। अल्फा वास्तुकला और कार्यान्वयन। डिजिटल प्रेस। फॉक्स, थॉमस एफ. (1994)। "डिजिटल में उच्च प्रदर्शन वाले माइक्रोप्रोसेसरों का डिजाइन"। 31वें वार्षिक एसीएम-आईईईई डिजाइन स्वचालन सम्मेलन की कार्यवाही। पीपी. 586-591। ग्रोनोव्स्की, पॉल ई. और अन्य। (मई 1998)। "उच्च प्रदर्शन वाला माइक्रोप्रोसेसर डिजाइन"। आई. ई. ई. ई. जर्नल ऑफ सॉलिड-स्टेट सर्किट 33 (5): पीपी. 676-686। डी. ई. सी. माइक्रोप्रोसेसर सुपरस्केलर माइक्रोप्रोसेसर 64-बिट माइक्रोप्रोसेसर डीः अल्फा-Prozessor#Benennung