Rigel (microprocessor)
रिगेल एक माइक्रोप्रोसेसर चिप सेट था जिसे डिजिटल उपकरण निगम (डी. ई. सी.) द्वारा विकसित और निर्मित किया गया था जिसने वी. ए. एक्स. निर्देश सेट वास्तुकला (आई. एस. ए.) को लागू किया था। इसे 11 जुलाई 1989 को वी. ए. एक्स. 6000 मॉडल 400 की शुरुआत के साथ पेश किया गया था, जो चिप सेट की सुविधा देने वाली पहली प्रणाली थी। रिगल का उपयोग वीएएक्स 4000 मॉडल 300 और वीएएक्स स्टेशन 3100 मॉडल 76 में भी किया गया था। उत्पादन कठोर सीपीयू को 35 से 43 मेगाहर्ट्ज पर मूल्यांकन किया गया था। रिगल चिपसेट में कई उपकरण शामिल थेः आरईएक्स520 केंद्रीय प्रसंस्करण इकाई (जिसे डीसी520 या "पी-चिप" के रूप में भी जाना जाता है) डीसी523 फ्लोटिंग-पॉइंट इकाई (विकास के दौरान कोडनेम केआईडब्ल्यूआई या "एफ-चिप") डीसी592 कैश नियंत्रक (विकास के दौरान कोडनेम सीओडब्ल्यू या "सी-चिप") डीसी521 घड़ी चिप इसके अलावा, दो और उपकरणों ने वीएएक्स वेक्टर प्रोसेसर विकल्प को लागू किया; इनमें डीसी555 वेक्टर रजिस्टर सेट चिप (वीईआरएसई) और डीसी556 वेक्टर डेटा पाथ चिप (एफएवीओआर) शामिल थे। रिगल-आधारित प्रणालियों के लिए समर्थन चिप्स में आर. एस. एस. सी. (रिगल सिस्टम सपोर्ट चिप) और घिदरा, वी. ए. एक्स. 4000 सिस्टम इंटरफेस चिप शामिल थे। आर. ई. एक्स. 520 रीगल वास्तुकला वी. ए. एक्स. 8800 प्रोसेसर पर आधारित थी। इसमें छह चरणों वाली सूक्ष्म निर्देश पाइपलाइन और 64-प्रविष्टि पूरी तरह से सहयोगी अनुवाद लुक-असाइड बफर है। रिगल चिप सेट एक वैकल्पिक वेक्टर प्रोसेसर का समर्थन करता था और आर. ई. एक्स. 520 ने किसी भी वेक्टर निर्देश को डिकोड किया और आर. ई. एक्स. 520 द्वारा वेक्टर इंटरफेस (वी. सी.) चिप को पारित किया। आर. ई. एक्स. 520 में 2 के. बी. एकीकृत प्राथमिक कैश है, जिसे निर्देश कैश के रूप में कॉन्फ़िगर किया जा सकता है और सी. एम. ओ. एस. स्थिर यादृच्छिक अभिगम मेमोरी (एस. आर. ए. एम.) चिप्स के साथ एक बाहरी 128 के. बी. माध्यमिक कैश (बैकअप कैश) लागू किया गया है। आर. ई. एक्स. 520 में एक बाहरी कैश है क्योंकि वी. ए. एक्स. 8800 के 64 के. बी. प्राथमिक कैश को उसी डाई पर एकीकृत नहीं किया जा सका है। बैकअप कैश नियंत्रक वी. सी. चिप पर स्थित था। आर. ई. एक्स. 520 में 320,000 ट्रांजिस्टर शामिल थे, जिनमें से 140,000 तर्क के लिए और 180,000 स्मृति के लिए हैं। डाई का माप 12 मिमी गुणा 12 मिमी (144 मिमी 2) है। इसे 224-लीड सिरेमिक लीड पैकेज में पैक किया गया था। चिप सेट का निर्माण डी. ई. सी. द्वारा उनकी दूसरी पीढ़ी की पूरक धातु-ऑक्साइड-अर्धचालक (सी. एम. ओ. एस.) प्रक्रिया, सी. एम. ओ. एस.-2 में किया गया था। इस प्रक्रिया में 1.5 माइक्रोन न्यूनतम विशेषता आकार और एल्यूमीनियम इंटरकनेक्ट के दो स्तर थे। मारिया मारिया डी. ई. सी. द्वारा अपनी 1 माइक्रोन सी. एम. ओ. एस.-3 प्रक्रिया में निर्मित रिगल चिप सेट का एक संशोधित संस्करण था, जिसमें 55 और 71 मेगाहर्ट्ज के बीच उच्च घड़ी आवृत्तियाँ थीं। मारिया सीपीयू, एफपीयू और कैश नियंत्रक को क्रमशः डीसी595, डीसी596 और डीसी597 नामित किया गया था। रिगेल पर सुधारों में मारिया सीपीयू में 4 केबी प्रथम-स्तरीय कैश और 32-बिट भौतिक मेमोरी संबोधन और कैश नियंत्रक चिप में लागू राइट-बैक कैशिंग शामिल थे। मारिया का उपयोग वी. ए. एक्स. 6000 मॉडल 500, माइक्रो वी. ए. एक्स. 3100 मॉडल 80 और वी. ए. एक्स. स्टेशन 4000 मॉडल 60 में किया गया था। द कंप्यूटर हिस्ट्री सिमुलेशन प्रोजेक्ट के. एम. आई. में द कंप्यूटर हिस्ट्री सिमुलेशन प्रोजेक्ट "मारिया" में संदर्भ "रिगल"। - साइट दुरदान, डब्ल्यू. ह्यूग एट अल। (1990)। "वीएएक्स 6000 मॉडल 400 चिप सेट का एक अवलोकन"। डिजिटल टेक्निकल जर्नल, खंड 2, संख्या 2,1990. पीपी. 36-51। स्लेटर, डेबरा एल. और अन्य। (1990)। "वी. ए. एक्स. वेक्टर 6000 मॉडल 400 पर वेक्टर प्रसंस्करण"। डिजिटल टेक्निकल जर्नल, खंड 2, संख्या 2,1990. पीपी. 11-26। डी. ई. सी. माइक्रोप्रोसेसर 32-बिट माइक्रोप्रोसेसर