Register file
एक रजिस्टर फ़ाइल एक केंद्रीय प्रसंस्करण इकाई (CPU) में प्रोसेसर रजिस्टरों की एक सरणी है। पंजीकृत बैंकिंग परिचालन पद्धति के आधार पर कई अलग-अलग भौतिक रजिस्टरों तक पहुँचने के लिए एक ही नाम का उपयोग करने की विधि है। आधुनिक एकीकृत परिपथ-आधारित रजिस्टर फ़ाइलों को आमतौर पर कई बंदरगाहों के साथ तेज स्थिर रैम के माध्यम से लागू किया जाता है। इस तरह के रैम को पढ़ने और लिखने के लिए समर्पित पोर्ट होने से अलग किया जाता है, जबकि साधारण मल्टीपोर्टेड एसआरएएम आमतौर पर एक ही पोर्ट के माध्यम से पढ़ेंगे और लिखेंगे। एक सीपीयू की निर्देश सेट वास्तुकला लगभग हमेशा रजिस्टरों के एक सेट को परिभाषित करेगी जिसका उपयोग चिप पर स्मृति और कार्यात्मक इकाइयों के बीच डेटा को चरणबद्ध करने के लिए किया जाता है। सरल सी. पी. यू. में, ये वास्तुशिल्प रजिस्टर सी. पी. यू. के भीतर एक भौतिक रजिस्टर फ़ाइल (पी. आर. एफ.) में प्रविष्टियों के लिए एक-एक के अनुरूप होते हैं। अधिक जटिल सीपीयू रजिस्टर के नाम बदलने का उपयोग करते हैं, ताकि जिस भौतिक प्रविष्टि का मानचित्रण एक विशेष वास्तुशिल्प रजिस्टर को संग्रहीत करता है, वह निष्पादन के दौरान गतिशील रूप से बदल जाता है। पारदर्शी कैश की अवधारणा के विपरीत, रजिस्टर फ़ाइल वास्तुकला का हिस्सा है और प्रोग्रामर को दिखाई देती है। रजिस्टर-बैंक स्विचिंग रजिस्टर फाइलों को रजिस्टर बैंकों के रूप में एक साथ जोड़ा जा सकता है। एक प्रोसेसर में एक से अधिक रजिस्टर बैंक हो सकते हैं। ए. आर. एम. प्रक्रमकों में बैंक वाले और बिना बैंक वाले दोनों रजिस्टर होते हैं। जबकि सभी मोड हमेशा पहले आठ सामान्य-उद्देश्य रजिस्टरों के लिए एक ही भौतिक रजिस्टर साझा करते हैं, R0 से R7, भौतिक रजिस्टर जिसे बैंक पंजीकृत करता है, R8 से R14, प्रोसेसर के ऑपरेटिंग मोड पर निर्भर करता है। विशेष रूप से, फास्ट इंटरप्ट रिक्वेस्ट (एफ. आई. क्यू.) मोड में आर8 से आर12 के लिए रजिस्टरों का अपना बैंक है, जिसमें वास्तुकला प्रत्येक इंटरप्ट मोड के लिए एक निजी स्टैक पॉइंटर (आर13) भी प्रदान करती है। x86 प्रोसेसर निर्देश जारी होने से पहले निर्देश, डिकोडर, जी. पी. आर. और रजिस्टर फ़ाइलों के बीच स्विच करने के लिए कॉन्टेक्स्ट स्विचिंग और फास्ट इंटरप्ट का उपयोग करते हैं, यदि एक से अधिक हैं, लेकिन यह केवल उन प्रोसेसरों पर मौजूद है जो सुपरस्केलर का समर्थन करते हैं। हालाँकि, संदर्भ परिवर्तन रजिस्टरों के भीतर ए. आर. एम. के रजिस्टर बैंक से पूरी तरह से अलग तंत्र है। एम. ओ. डी. सी. ओ. एम. पी. और बाद के 8051-संगत प्रोसेसर वर्तमान में सक्रिय रजिस्टर बैंक का चयन करने के लिए कार्यक्रम स्थिति शब्द में बिट का उपयोग करते हैं। कार्यान्वयन सामान्य लेआउट परंपरा यह है कि एक सरल सरणी को ऊर्ध्वाधर रूप से पढ़ा जाता है। अर्थात्, एक एकल शब्द रेखा, जो क्षैतिज रूप से चलती है, बिट कोशिकाओं की एक पंक्ति को अपने डेटा को बिट लाइनों पर रखने का कारण बनती है, जो ऊर्ध्वाधर रूप से चलती हैं। सेंस एम्प्स, जो लो-स्विंग रीड बिटलाइन को फुल-स्विंग लॉजिक स्तरों में परिवर्तित करते हैं, आमतौर पर सबसे नीचे (परंपरा के अनुसार) होते हैं। फिर कभी-कभी बड़ी रजिस्टर फ़ाइलों का निर्माण प्रतिबिंबित टाइल करके और सरल सरणियों को घुमाकर किया जाता है। रजिस्टर फ़ाइलों में प्रति पोर्ट प्रति प्रविष्टि एक शब्द रेखा, प्रति रीड पोर्ट प्रति बिट चौड़ाई एक बिट रेखा और प्रति राइट पोर्ट प्रति बिट चौड़ाई दो बिट रेखाएँ होती हैं। प्रत्येक बिट सेल में एक वी. डी. डी. और वी. एस. एस. भी होता है। इसलिए, तार पिच क्षेत्र बंदरगाहों की संख्या के वर्ग के रूप में बढ़ता है, और ट्रांजिस्टर क्षेत्र रैखिक रूप से बढ़ता है। किसी बिंदु पर, सभी रीड पोर्ट के साथ एकल रजिस्टर फ़ाइल के बजाय, कम संख्या में रीड पोर्ट के साथ कई अनावश्यक रजिस्टर फ़ाइलों का होना छोटा और/या तेज़ हो सकता है। उदाहरण के लिए, एम. आई. पी. एस. आर. 8000 की पूर्णांक इकाई में एक 9 रीड 4 राइट पोर्ट 32 प्रविष्टि 64-बिट रजिस्टर फ़ाइल थी जिसे 0.7 माइक्रोन प्रक्रिया में लागू किया गया था, जिसे चिप को हाथ की लंबाई से देखते समय देखा जा सकता था। रजिस्टरों को कई रजिस्टर फ़ाइलों में विभाजित करने के दो लोकप्रिय तरीके वितरित रजिस्टर फ़ाइल विन्यास और विभाजित रजिस्टर फ़ाइल विन्यास हैं। सिद्धांत रूप में, कोई भी ऑपरेशन जो 64-बिट-वाइड रजिस्टर फ़ाइल के साथ कई रीड और राइट पोर्ट के साथ किया जा सकता है, एकल 8-बिट-वाइड रजिस्टर फ़ाइल के साथ एकल रीड पोर्ट और एकल राइट पोर्ट के साथ किया जा सकता है। हालांकि, कई बंदरगाहों के साथ विस्तृत रजिस्टर फ़ाइलों का बिट-स्तर समानांतरता उन्हें बहुत तेजी से चलाने की अनुमति देता है और इस प्रकार, वे एक ही चक्र में संचालन कर सकते हैं जो कम बंदरगाहों या संकीर्ण बिट चौड़ाई या दोनों के साथ कई चक्र लेगा। रजिस्टर फ़ाइल के बिट्स में चौड़ाई आमतौर पर प्रोसेसर वर्ड साइज में बिट्स की संख्या होती है। कभी-कभी यह प्रत्येक रजिस्टर में "अतिरिक्त" बिट संलग्न करने के लिए थोड़ा चौड़ा होता है, जैसे कि ज़हर का बिट। यदि डेटा शब्द की चौड़ाई किसी पते की चौड़ाई से अलग है-या कुछ मामलों में, जैसे कि 68000, भले ही वे एक ही चौड़ाई के हों-तो पता रजिस्टर डेटा रजिस्टर की तुलना में एक अलग रजिस्टर फ़ाइल में होते हैं। डिकोडर डिकोडर को अक्सर प्री-डिकोडर और डिकोडर में विभाजित किया जाता है। डिकोडर ए. एन. डी. फाटकों की एक श्रृंखला है जो शब्द पंक्तियों को चलाती है। प्रति पढ़ने या लिखने के लिए एक डिकोडर होता है। यदि सरणी में चार रीड और दो राइट पोर्ट हैं, उदाहरण के लिए, इसमें सरणी में प्रति बिट सेल 6 शब्द पंक्तियाँ हैं, और डिकोडर में प्रति पंक्ति छह AND गेट हैं। ध्यान दें कि डिकोडर को सरणी के अनुरूप पिच होना चाहिए, जो उन AND फाटकों को चौड़ी और छोटी सरणी के लिए मजबूर करता है। एन. एम. ओ. एस. ट्रांजिस्टर द्वारा डेटा को एक बिट लाइन में पढ़ा जाता है। डेटा को दो-एन. एम. ओ. एस. स्टैक के माध्यम से ग्राउंड करने के लिए एक तरफ या दूसरे को छोटा करके लिखा जाता है। तोः रीड पोर्ट एक ट्रांजिस्टर प्रति बिट सेल लेते हैं, राइट पोर्ट चार लेते हैं। कई अनुकूलन संभव हैंः कोशिकाओं के बीच रेखाओं को साझा करना, उदाहरण के लिए, वीडीडी और वीएसएस। रीड बिट लाइनों को अक्सर वी. डी. डी. और वी. एस. एस. के बीच किसी चीज़ के लिए प्रीचार्ज किया जाता है। बिट लाइनों को पढ़ें जो अक्सर वी. डी. डी. या वी. एस. एस. के रास्ते का केवल एक अंश झूलती हैं। एक इन्द्रिय प्रवर्धक इस छोटे-स्विंग संकेत को पूर्ण तर्क स्तर में परिवर्तित करता है। छोटे स्विंग संकेत तेज होते हैं क्योंकि बिट लाइन में बहुत कम ड्राइव होती है लेकिन परजीवी धारिता का एक बड़ा सौदा होता है। बिट लाइनों को गूंथकर लिखा जा सकता है, ताकि वे पास की पढ़ने वाली बिट लाइनों के समान रूप से जुड़ सकें। क्योंकि लेखन बिटलाइन पूरे जोरों पर हैं, वे पढ़ने वाली बिटलाइनों पर महत्वपूर्ण गड़बड़ी पैदा कर सकते हैं। यदि वी. डी. डी. एक क्षैतिज रेखा है, तो इसे एक अन्य डिकोडर द्वारा बंद किया जा सकता है, यदि उस चक्र के दौरान कोई भी लेखन पोर्ट उस पंक्ति को लिख रहा है। यह अनुकूलन लेखन की गति को बढ़ाता है। रजिस्टर फाइलों द्वारा उपयोग की जाने वाली ऊर्जा को कम करने वाली तकनीकें कम-शक्ति वाले इलेक्ट्रॉनिक्स माइक्रोआर्किटेक्चर में उपयोगी हैं अधिकांश रजिस्टर फाइलें एक साथ एक ही प्रविष्टि पर कई लेखन पोर्टों को लिखने से रोकने के लिए कोई विशेष प्रावधान नहीं करती हैं। इसके बजाय, निर्देश शेड्यूलिंग हार्डवेयर यह सुनिश्चित करता है कि किसी विशेष चक्र में केवल एक निर्देश एक विशेष प्रविष्टि लिखे। यदि एक ही रजिस्टर को लक्षित करने वाले कई निर्देश जारी किए जाते हैं, तो एक को छोड़कर सभी के लेखन सक्षम को बंद कर दिया जाता है। क्रॉस किए गए इन्वर्टरों को एक लेखन ऑपरेशन के बाद व्यवस्थित होने में कुछ सीमित समय लगता है, जिसके दौरान एक पढ़ने के ऑपरेशन में या तो अधिक समय लगेगा या कचरा वापस आ जाएगा। बाइपास मल्टीप्लेक्सर्स का होना आम बात है जो एक ही प्रविष्टि को एक साथ पढ़ने और लिखने का आदेश दिए जाने पर लिखित डेटा को रीड पोर्ट पर छोड़ देते हैं। ये बाईपास मल्टीप्लेक्सर्स अक्सर एक बड़े बाईपास नेटवर्क का हिस्सा होते हैं जो उन परिणामों को आगे बढ़ाते हैं जो अभी तक कार्यात्मक इकाइयों के बीच प्रतिबद्ध नहीं हुए हैं। रजिस्टर फ़ाइल आमतौर पर उस डेटापेथ से मेल खाती है जो यह कार्य करता है। पिच मिलान डेटापेथ मोड़ कोनों के ऊपर से गुजरने वाली कई बसों से बचाता है, जो बहुत अधिक क्षेत्र का उपयोग करते हैं। लेकिन चूंकि प्रत्येक इकाई में एक ही बिट पिच होनी चाहिए, इसलिए डेटापेथ में प्रत्येक इकाई सबसे चौड़ी इकाई द्वारा मजबूर बिट पिच के साथ समाप्त होती है, जो अन्य इकाइयों में क्षेत्र को बर्बाद कर सकती है। फ़ाइलों को पंजीकृत करें, क्योंकि उनके पास प्रति बिट दो तार हैं, और क्योंकि सभी बिट लाइनों को प्रत्येक बिट सेल पर सिलिकॉन से संपर्क करना चाहिए, अक्सर एक डेटापेथ की पिच सेट कर सकते हैं। क्षेत्र को कभी-कभी एक डेटापेथ में कई इकाइयों वाली मशीनों पर दो डेटापेथ के साथ-साथ सहेजा जा सकता है, जिनमें से प्रत्येक में एकल डेटापेथ की तुलना में छोटा बिट पिच होता है। यह मामला आमतौर पर एक रजिस्टर फ़ाइल की कई प्रतियों को मजबूर करता है, प्रत्येक डेटापेथ के लिए एक। उदाहरण के लिए, अल्फा 21264 (ईवी6) "शैडो रजिस्टर फाइल आर्किटेक्चर" को लागू करने वाला पहला बड़ा सूक्ष्म-वास्तुकला था। इसमें पूर्णांक रजिस्टर फ़ाइल की दो प्रतियां और इसके सामने के छोर पर स्थित फ्लोटिंग पॉइंट रजिस्टर की दो प्रतियां थीं (भविष्य और स्केल की गई फ़ाइल, जिनमें से प्रत्येक में 2 रीड और 2 राइट पोर्ट थे), और एक संदर्भ परिवर्तन के दौरान दोनों के बीच डेटा का प्रचार करने के लिए एक अतिरिक्त चक्र लिया। जारी करने वाले तर्क ने दोनों के बीच संचालन अग्रेषण डेटा की संख्या को कम करने का प्रयास किया और इसके पूर्णांक प्रदर्शन में बहुत सुधार किया, और सट्टा निष्पादन के साथ सुपरस्केलर वास्तुकला में सामान्य-उद्देश्य रजिस्टरों की सीमित संख्या के प्रभाव को कम करने में मदद की। इस डिजाइन को बाद में एस. पी. ए. आर. सी., एम. आई. पी. एस. और बाद के कुछ x86 कार्यान्वयनों द्वारा अनुकूलित किया गया था। एम. आई. पी. एस. कई रजिस्टर फाइलों का भी उपयोग करता है। आर8000 फ्लोटिंग-पॉइंट इकाई में फ्लोटिंग-पॉइंट रजिस्टर फ़ाइल की दो प्रतियां थीं, जिनमें से प्रत्येक में चार राइट और चार रीड पोर्ट थे, और दोनों प्रतियों को एक ही समय में एक संदर्भ स्विच के साथ लिखा जाता था। हालाँकि, यह पूर्णांक संचालन का समर्थन नहीं करता था, और पूर्णांक रजिस्टर फ़ाइल अभी भी बनी हुई थी। बाद में, एम्बेडेड बाजार के पक्ष में नए डिजाइनों में छाया रजिस्टर फ़ाइलों को छोड़ दिया गया। एस. पी. ए. आर. सी. अपनी हाई-एंड लाइन के लिए "शैडो रजिस्टर फाइल आर्किटेक्चर" का भी उपयोग करता है। इसमें पूर्णांक रजिस्टर फाइलों की 4 प्रतियां (भविष्य में, सेवानिवृत्त, स्केल और खरोंच, प्रत्येक में 7 रीड 4 राइट पोर्ट होते हैं) और फ्लोटिंग पॉइंट रजिस्टर फाइल की 2 प्रतियां होती हैं। हालांकि, अल्फा और x86 के विपरीत, वे अपनी आउट-ऑफ-ऑर्डर इकाई और रजिस्टर फ़ाइलों का नाम बदलने के ठीक बाद एक सेवानिवृत्त इकाई के रूप में बैकएंड में स्थित हैं। शैडो रजिस्टर निर्देश लाने और डिकोडिंग चरणों के दौरान निर्देशों को लोड नहीं करते हैं और इस डिजाइन में एक संदर्भ स्विच अनावश्यक है। आई. बी. एम. कई प्रमुख माइक्रोप्रोसेसरों के समान तंत्र का उपयोग करता है, जो डिकोडर के साथ रजिस्टर फ़ाइल को गहराई से विलय करता है, लेकिन इसकी रजिस्टर फाइलें डिकोडर पक्ष से स्वतंत्र रूप से काम करती हैं और इसमें संदर्भ परिवर्तन शामिल नहीं होता है, जो अल्फा और x86 से अलग है। इसकी अधिकांश रजिस्टर फाइलें न केवल इसके समर्पित डिकोडर की सेवा करती हैं, बल्कि थ्रेड स्तर तक भी काम करती हैं। उदाहरण के लिए, पी. ओ. डब्ल्यू. ई. आर. 8 में 8 तक निर्देश डिकोडर हैं, लेकिन 32 सामान्य प्रयोजन की 32 रजिस्टर फाइलें एक साथ मल्टीथ्रेडिंग की सुविधा के लिए प्रत्येक (4 रीड और 4 राइट पोर्ट) को पंजीकृत करती हैं, क्योंकि इसके समानांतर निर्देशों का उपयोग किसी अन्य रजिस्टर फ़ाइल में नहीं किया जा सकता है क्योंकि संदर्भ स्विच की कमी है। x86 प्रोसेसर लाइन में, एक विशिष्ट पूर्व-486 CPU में एक व्यक्तिगत रजिस्टर फ़ाइल नहीं थी, क्योंकि सभी सामान्य प्रयोजन रजिस्टर सीधे डिकोडर के साथ काम करते थे, और x87 पुश स्टैक फ्लोटिंग-पॉइंट यूनिट के भीतर ही स्थित था। पेंटियम से शुरू करते हुए, एक विशिष्ट पेंटियम-संगत x86 प्रोसेसर को एकल-पोर्ट वास्तुशिल्प रजिस्टर फ़ाइल की एक प्रति के साथ एकीकृत किया जाता है जिसमें 6 सामान्य-उद्देश्य रजिस्टर, 4 नियंत्रण रजिस्टर, 8 डीबग रजिस्टर (दो आरक्षित), 1 स्टैक पॉइंटर रजिस्टर, 1 स्टैक बेस रजिस्टर, 1 निर्देश पॉइंटर, 1 फ्लैग रजिस्टर और 6 खंड रजिस्टर होते हैं। 8 x87 एफ. पी. पुश डाउन स्टैक की एक प्रति डिफ़ॉल्ट रूप से, एम. एम. एक्स. रजिस्टर को वस्तुतः x87 स्टैक से अनुकरण किया गया था और स्टैक के अस्तित्व के लिए एम. एम. एक्स. निर्देश और उपनामों की आपूर्ति के लिए x86 रजिस्टर की आवश्यकता होती है। पी6 पर, निर्देश को स्वतंत्र रूप से माइक्रो-ऑपरेशन में डिकोड करने और आउट-ऑफ-ऑर्डर निष्पादन में नाम बदलने से पहले प्रारंभिक पाइपलाइन चरणों में समानांतर रूप से संग्रहीत और निष्पादित किया जा सकता है। पी6 से शुरू करते हुए, सभी रजिस्टर फ़ाइलों को डेटा का प्रचार करने के लिए अतिरिक्त चक्र की आवश्यकता नहीं होती है, वास्तुशिल्प और फ्लोटिंग पॉइंट जैसी रजिस्टर फाइलें कोड बफर और डिकोडर के बीच स्थित होती हैं, जिन्हें "रिटायर बफर", रीऑर्डर बफर और ओओओई कहा जाता है और रिंग बस (16 बाइट्स) के भीतर जुड़ी होती हैं। रजिस्टर फ़ाइल अभी भी एक x86 रजिस्टर फ़ाइल और एक x87 स्टैक बनी हुई है और दोनों सेवानिवृत्ति भंडारण के रूप में काम करते हैं। परिणाम भंडारण के लिए बैंडविड्थ बढ़ाने के लिए इसकी x86 रजिस्टर फ़ाइल को दोहरे-आयातित में बढ़ाया गया था। डीबग/कंडीशन कोड/कंट्रोल/अनाम/फ्लैग जैसे रजिस्टरों को मुख्य रजिस्टर फ़ाइल से हटा दिया गया और माइक्रो-ऑप रॉम और निर्देश अनुक्रमक के बीच अलग-अलग फ़ाइलों में रखा गया। केवल खंड रजिस्टर जैसे अप्राप्य रजिस्टरों को अब सामान्य-उद्देश्य रजिस्टर फ़ाइल से अलग किया गया है (निर्देश सूचक को छोड़कर); वे अब अनुसूचक और निर्देश आवंटनकर्ता के बीच स्थित हैं, ताकि रजिस्टर का नाम बदलने और क्रम से बाहर निष्पादन की सुविधा मिल सके। पेंटियम III में 128-बिट XMM रजिस्टर की शुरुआत के बाद x87 स्टैक को बाद में फ्लोटिंग-पॉइंट रजिस्टर फ़ाइल के साथ विलय कर दिया गया था, लेकिन XMM रजिस्टर फ़ाइल अभी भी x86 पूर्णांक रजिस्टर फ़ाइलों से अलग स्थित है। बाद में पी6 कार्यान्वयन (पेंटियम एम, योना) ने एक "शैडो रजिस्टर फाइल आर्किटेक्चर" पेश किया जो दोहरे-पोर्टेड पूर्णांक वास्तुशिल्प रजिस्टर फ़ाइलों की 2 प्रतियों तक विस्तारित हुआ और इसमें संदर्भ स्विच (भविष्य और सेवानिवृत्त फ़ाइल और स्केल्ड फ़ाइल के बीच पूर्णांक और फ्लोटिंग-पॉइंट के बीच उपयोग की जाने वाली एक ही चाल का उपयोग करते हुए) शामिल है। यह सूक्ष्म-संचालन संलयन शुरू होने के बाद x86 वास्तुकला में मौजूद रजिस्टर अड़चन को हल करने के लिए किया गया था, लेकिन इसमें अभी भी प्रति फ़ाइल क्षमता में कुल 32 बाइट्स के लिए 8 प्रविष्टियां 32 बिट वास्तुशिल्प रजिस्टर हैं (खंड रजिस्टर और निर्देश सूचक फ़ाइल के भीतर रहते हैं, हालांकि वे प्रोग्राम द्वारा दुर्गम हैं) सट्टा फ़ाइल के रूप में। दूसरी फ़ाइल को एक स्केल्ड शैडो रजिस्टर फ़ाइल के रूप में परोसा जाता है, जो कॉन्टेक्स्ट स्विच के बिना स्केल्ड फ़ाइल कुछ निर्देशों को स्वतंत्र रूप से संग्रहीत नहीं कर सकती है। एस. एस. ई. 2/एस. एस. ई. 3/एस. एस. एस. ई. 3 के कुछ निर्देशों के लिए पूर्णांक संचालन के लिए इस सुविधा की आवश्यकता होती है, उदाहरण के लिए निर्देश जैसे पी. एस. एच. यू. एफ. बी., पी. एम. ए. डी. यू. बी. एस. डब्ल्यू., पी. एच. एस. यू. बी. डब्ल्यू., पी. एच. एस. यू. बी. एस. डब्ल्यू., पी. एच. ए. डी. डी., पी. एच. ए. डी. डी. डी., पी. एच. ए. डी. डी. एस. डब्ल्यू. को दोनों रजिस्टर फ़ाइलों से ई. ए. एक्स./ई. बी. एक्स./ई. सी. एक्स./ई. डी. एक्स. लोड करने की आवश्यकता होगी, हालांकि एक x86 प्रोसेसर के लिए एक ही निर्देश के साथ दूसरी रजिस्टर फ़ाइल का उपयोग करना असामान्य अधिकांश समय, दूसरी फ़ाइल को स्केल रिटायर्ड फ़ाइल के रूप में इस्तेमाल किया जाता है। पेंटियम एम आर्किटेक्चर में अभी भी एक दोहरी-पोर्टेड फ्लोटिंग-पॉइंट रजिस्टर फ़ाइल (8 प्रविष्टियाँ एमएम/एक्सएमएम) है जिसे तीन डिकोडर के साथ साझा किया गया है, और एफपी रजिस्टर फ़ाइल में इसके साथ एक छाया रजिस्टर फ़ाइल नहीं है, क्योंकि इसकी छाया-रजिस्टर-फ़ाइल वास्तुकला में फ्लोटिंग-पॉइंट फ़ंक्शन शामिल नहीं थे। पी6 के बाद प्रोसेसरों में, वास्तुशिल्प रजिस्टर फाइलें बाहरी होती हैं और सेवानिवृत्त फ़ाइल के बाद प्रोसेसर के बैकएंड में स्थित होती हैं, जैसा कि रजिस्टर के नाम बदलने/पुनर्क्रमित बफर के लिए आंतरिक कोर में स्थित आंतरिक रजिस्टर फ़ाइल के विपरीत होता है। हालांकि, कोर 2 में अब इसे "रजिस्टर उर्फ टेबल" (आर. ए. टी.) नामक एक इकाई के भीतर रखा गया है, जो निर्देश आवंटनकर्ता के साथ स्थित है, लेकिन इसका आकार सेवानिवृत्ति के समान है। कोर 2 ने इनर रिंग बस को 24 बाइट्स तक बढ़ा दिया (3 से अधिक निर्देशों को डिकोड करने की अनुमति देता है) और अपनी रजिस्टर फ़ाइल को डुअल-पोर्ट (एक रीड/एक राइट) से क्वाड-पोर्ट (दो रीड/दो राइट) तक बढ़ा दिया, रजिस्टर अभी भी 32 बिट और 32 बाइट्स में 8 प्रविष्टियां बनी हुई हैं (6 सेगमेंट रजिस्टर और एक निर्देश सूचक को शामिल नहीं किया गया है क्योंकि वे किसी भी कोड/निर्देश द्वारा फ़ाइल में पहुँचने में असमर्थ हैं) कुल फ़ाइल आकार में और प्रति फ़ाइल कुल 128 बाइट्स आकार के लिए x64 में 16 प्रविष्टियों तक विस्तारित किया गया। पेंटियम एम से इसकी पाइपलाइन पोर्ट और डिकोडर के रूप में वृद्धि हुई, लेकिन वे कोड बफर के बजाय आवंटन तालिका के साथ स्थित हैं। इसकी एफ. पी. एक्स. एम. एम. रजिस्टर फ़ाइल को भी क्वाड-पोर्टेड (2 रीड/2 राइट) तक बढ़ा दिया गया है, रजिस्टर अभी भी 32 बिट में 8 प्रविष्टियां बनी हुई हैं और x64 मोड में 16 प्रविष्टियों तक विस्तारित की गई हैं और संख्या अभी भी 1 बनी हुई है क्योंकि इसकी छाया-रजिस्टर-फ़ाइल संरचना में फ्लोटिंग पॉइंट/एस. एस. ई. कार्य शामिल नहीं हैं। बाद के x86 कार्यान्वयनों में, जैसे नेहालम और बाद के प्रोसेसर, पूर्णांक और फ़्लोटिंग पॉइंट रजिस्टर दोनों को अब एक एकीकृत ऑक्टा-पोर्ट (छह पढ़ने और दो लिखने) सामान्य-उद्देश्य रजिस्टर फ़ाइल (32-बिट में 8 + 8 और x64 प्रति फ़ाइल में 16 + 16) में शामिल किया जाता है, जबकि रजिस्टर फ़ाइल को हाइपर थ्रेडिंग को निष्पादित करने के पसंदीदा में उन्नत "शैडो रजिस्टर फ़ाइल आर्किटेक्चर" के साथ 2 तक बढ़ाया जाता है और प्रत्येक थ्रेड अपने डिकोडर के लिए स्वतंत्र रजिस्टर फ़ाइलों का उपयोग करता है। बाद में सैंडी ब्रिज और आगे ने छाया रजिस्टर टेबल और वास्तुशिल्प रजिस्टरों को पुनर्क्रमित बफर में डिकोड करने से पहले बहुत बड़ी और अभी तक अधिक उन्नत भौतिक रजिस्टर फ़ाइल के साथ बदल दिया। यादृच्छिक कि सैंडी ब्रिज और आगे अब एक वास्तुशिल्प रजिस्टर नहीं है। परमाणु रेखा पर पी5 का आधुनिक सरलीकृत संशोधन था। इसमें थ्रेड और डिकोडर के साथ रजिस्टर फाइल शेयर की एकल प्रतियां शामिल हैं। रजिस्टर फ़ाइल एक दोहरी-पोर्ट डिज़ाइन है, 8/16 प्रविष्टियाँ जी. पी. आर. एस., 8/16 प्रविष्टियाँ डीबग रजिस्टर और 8/16 प्रविष्टियाँ शर्त कोड एक ही फ़ाइल में एकीकृत हैं। हालाँकि इसमें आठ प्रविष्टियाँ 64 बिट छाया आधारित रजिस्टर और आठ प्रविष्टियाँ 64 बिट अनाम रजिस्टर हैं जो अब मूल पी5 डिज़ाइन के विपरीत मुख्य जी. पी. आर. से अलग हैं और निष्पादन इकाई के बाद स्थित हैं, और इन रजिस्टरों की फ़ाइल एकल-पोर्टेड है और कोर/कोर 2 पर पाई जाने वाली स्केल की गई छाया रजिस्टर फ़ाइल (छाया रजिस्टर फ़ाइल वास्तुशिल्प रजिस्टरों से बनी होती है और बोनेल में "छाया रजिस्टर फ़ाइल वास्तुकला" नहीं होने के कारण) जैसे निर्देश के संपर्क में नहीं आती है, हालांकि बोनेल वास्तुकला पर पाए जाने वाले क्रम निष्पादन की कमी के कारण फ़ाइल का उपयोग नाम बदलने के उद्देश्य से किया जा सकता है। इसमें प्रति थ्रेड एक्स. एम. एम. फ्लोटिंग पॉइंट रजिस्टर फाइल की एक प्रति भी थी। नेहालम से अंतर यह है कि बोनेल के पास एक एकीकृत रजिस्टर फ़ाइल नहीं है और इसके हाइपर थ्रेडिंग के लिए कोई समर्पित रजिस्टर फ़ाइल नहीं है। इसके बजाय, बोनेल अपने धागे के लिए एक अलग नाम परिवर्तन रजिस्टर का उपयोग करता है, इसके बावजूद कि यह क्रम से बाहर नहीं है। बोनेल के समान, लाराबी और ज़ीऑन फ़ाई में भी प्रत्येक में केवल एक सामान्य-उद्देश्य पूर्णांक रजिस्टर फ़ाइल होती है, लेकिन लाराबी में 16 एक्स. एम. एम. रजिस्टर फ़ाइल्स (प्रति फ़ाइल 8 प्रविष्टियाँ) होती हैं, और ज़ीऑन फ़ाई में 128 ए. वी. एक्स.-512 रजिस्टर फ़ाइल्स होती हैं, जिनमें से प्रत्येक में वेक्टर निर्देश भंडारण के लिए 32 512-बिट जेड. एम. एम. रजिस्टर होते हैं, जो एल2 कैश जितना बड़ा हो सकता है। इंटेल की कुछ अन्य x86 लाइनें हैं जिनके आंतरिक डिजाइन में एक रजिस्टर फ़ाइल नहीं है, जियोड जीएक्स और वोर्टेक्स 86 और कई एम्बेडेड प्रोसेसर जो पेंटियम-संगत या रिवर्स-इंजीनियर प्रारंभिक 80x86 प्रोसेसर नहीं हैं। इसलिए, उनमें से अधिकांश के पास अपने डिकोडर के लिए एक रजिस्टर फ़ाइल नहीं है, लेकिन उनके जी. पी. आर. का उपयोग व्यक्तिगत रूप से किया जाता है। दूसरी ओर, पेंटियम 4 (नेटबर्स्ट माइक्रोआर्किटेक्चर पर आधारित) के पास इसके डिकोडर के लिए एक रजिस्टर फ़ाइल नहीं है, क्योंकि इसकी x86 जी. पी. आर. इसकी संरचना के भीतर मौजूद नहीं थे, एक भौतिक एकीकृत नाम परिवर्तन रजिस्टर फ़ाइल की शुरुआत के कारण (सैंडी ब्रिज के समान, लेकिन पेंटियम 4 की अक्षमता के कारण थोड़ा अलग नाम बदलने से पहले रजिस्टर का उपयोग करने के लिए) वास्तुशिल्प रजिस्टर फ़ाइल को बदलने और x86 डिकोडिंग योजना को छोड़ने का प्रयास करने के लिए। इसके बजाय यह ए. एल. यू. से पहले पूर्णांक निष्पादन और भंडारण के लिए एस. एस. ई. का उपयोग करता है और परिणाम के बाद, एस. एस. ई. 2/एस. एस. ई. 3/एस. एस. एस. ई. 3 अपने पूर्णांक संचालन के लिए भी उसी तंत्र का उपयोग करता है। के6 की तरह एएमडी के शुरुआती डिजाइन में इंटेल की तरह एक रजिस्टर फ़ाइल नहीं है और यह "शैडो रजिस्टर फ़ाइल आर्किटेक्चर" का समर्थन नहीं करता है क्योंकि इसमें संदर्भ स्विच और बाईपास इन्वर्टर की कमी है जो एक रजिस्टर फ़ाइल को उचित रूप से कार्य करने के लिए आवश्यक है। इसके बजाय वे एक अलग जी. पी. आर. का उपयोग करते हैं जो एक समर्पित पूर्णांक डिकोडर और फ्लोटिंग डिकोडर के साथ अपने ओ. ओ. ओ. ई. सी. पी. यू. के लिए एक नाम परिवर्तन रजिस्टर टेबल से सीधे जुड़ता है। यह तंत्र इंटेल के प्री-पेंटियम प्रोसेसर लाइन के समान है। उदाहरण के लिए, के6 प्रोसेसर में चार इंट होते हैं (एक आठ-प्रविष्टि अस्थायी खरोंच वाली रजिस्टर फ़ाइल + एक आठ-प्रविष्टि भविष्य की रजिस्टर फ़ाइल + एक आठ-प्रविष्टि प्राप्त रजिस्टर फ़ाइल + एक आठ-प्रविष्टि अनाम रजिस्टर फ़ाइल) और दो एफ. पी. नाम बदलने वाली रजिस्टर फाइलें (दो आठ-प्रविष्टि x87 एसटी फ़ाइल एक फैड हो जाती है और एक एफ. एम. ओ. वी. हो जाती है) जो सीधे पूर्णांक नाम बदलने के लिए अपने x86 ई. ए. एक्स. और फ्लोटिंग पॉइंट नाम बदलने के लिए एक्स. एम. एम. 0 रजिस्टर से जुड़ती हैं, लेकिन बाद में एथलॉन ने अपने सामने के छोर में "शैडो रजिस्टर" शामिल किया, इसे डिकोड करने से पहले क्रम पूर्णांक संचालन के लिए 40 प्रविष्टियों तक बढ़ाया जाता है, रजिस्टर फ़ाइल में 8 प्रविष्टियां खरोंच रजिस्टर + 16 भविष्य की जी. पी. आर. रजिस्टर फ़ाइल + होती हैं। बाद के एएमडी डिजाइनों में यह छाया रजिस्टर डिजाइन को छोड़ देता है और व्यक्तिगत जीपीआर प्रत्यक्ष लिंक डिजाइन के साथ के6 वास्तुकला का पक्ष लेता है। फेनोम की तरह, इसमें तीन इंट रजिस्टर फाइलें और दो एस. एस. ई. रजिस्टर फाइलें हैं जो जी. पी. आर. के साथ सीधे जुड़ी भौतिक रजिस्टर फ़ाइल में स्थित हैं। हालाँकि, यह बुलडोजर पर एक पूर्णांक + एक फ्लोटिंग-पॉइंट तक नीचे चला जाता है। प्रारंभिक ए. एम. डी. डिजाइनों की तरह, साइरिक्स, वी. आई. ए., डी. एम. एंड पी. और एस. आई. एस. जैसे अधिकांश x86 निर्माताओं ने भी उसी तंत्र का उपयोग किया, जिसके परिणामस्वरूप उनके इन-ऑर्डर सी. पी. यू. के लिए नाम बदलने के बिना पूर्णांक प्रदर्शन की कमी हो गई। साइरिक्स और एएमडी जैसी कंपनियों को अड़चन को कम करने की उम्मीद में कैश का आकार बढ़ाना पड़ा। ए. एम. डी. का एस. एस. ई. पूर्णांक संचालन कोर 2 और पेंटियम 4 की तुलना में अलग तरीके से काम करता है; यह डिकोड चरण से सीधे पहले मूल्य को लोड करने के लिए अपने अलग नाम बदलने वाले पूर्णांक रजिस्टर का उपयोग करता है। हालांकि सैद्धांतिक रूप से इसे इंटेल के एस. एस. ई. कार्यान्वयन की तुलना में केवल एक छोटी पाइपलाइन की आवश्यकता होगी, लेकिन आम तौर पर शाखा भविष्यवाणी की लागत इंटेल की तुलना में बहुत अधिक और अधिक लापता दर है, और इसे अपने एस. एस. ई. निर्देश को निष्पादित करने के लिए कम से कम दो चक्र लेने होंगे, चाहे निर्देश व्यापक हों, क्योंकि शुरुआती ए. एम. डी. कार्यान्वयन इंटेल के कार्यान्वयन की तरह एस. एस. ई. निर्देश सेट में एफ. पी. और आई. टी. दोनों को निष्पादित नहीं कर सके। अल्फा, एस. पी. ए. आर. सी. और एम. आई. पी. एस. के विपरीत जो केवल एक रजिस्टर फ़ाइल को एक समय में एक ऑपरेंड को लोड करने/लाने की अनुमति देता है; इसके लिए सुपरस्केल प्राप्त करने के लिए कई रजिस्टर फ़ाइलों की आवश्यकता होगी। दूसरी ओर ए. आर. एम. प्रोसेसर निर्देश लोड/लाने के लिए कई रजिस्टर फ़ाइलों को एकीकृत नहीं करता है। ए. आर. एम. जी. पी. आर. का निर्देश सेट के लिए कोई विशेष उद्देश्य नहीं है (ए. आर. एम. आई. एस. ए. को संचायक, सूचकांक और ढेर/आधार बिंदुओं की आवश्यकता नहीं है। रजिस्टरों में एक संचायक नहीं होता है और आधार/स्टैक बिंदु का उपयोग केवल अंगूठे मोड में किया जा सकता है)। कोई भी जी. पी. आर. छोटे कोड आकार में स्वतंत्र रूप से कई निर्देशों का प्रचार और भंडारण कर सकता है जो एक रजिस्टर में फिट होने में सक्षम होने के लिए पर्याप्त छोटा है और इसका वास्तुशिल्प रजिस्टर एक टेबल के रूप में कार्य करता है और डिकोडर के बीच सरल बैंक स्विचिंग के साथ सभी डिकोडर/निर्देशों के साथ साझा किया जाता है। ए. आर. एम. और अन्य डिजाइनों के बीच प्रमुख अंतर यह है कि ए. आर. एम. सुपरस्केलर में अतिरिक्त रजिस्टर फ़ाइल की आवश्यकता के बिना त्वरित बैंक स्विचिंग के साथ एक ही सामान्य-उद्देश्य वाले रजिस्टर पर चलने की अनुमति देता है। ए. आर. एम. के साथ एक ही तंत्र को साझा करने के बावजूद कि इसके जी. पी. आर. व्यक्तिगत रूप से किसी भी डेटा को संग्रहीत कर सकते हैं, अगर तीन से अधिक गैर-संबंधित निर्देशों को संग्रहीत किया जाता है तो x86 डेटा निर्भरता का सामना करेगा, क्योंकि डेटा के लिए प्रति फ़ाइल इसके जी. पी. आर. बहुत छोटे हैं (32 बिट मोड में आठ और 64 बिट में 16, ए. आर. एम. के 32 बिट में 13 और 64 बिट में 31 की तुलना में), और इसके डिकोडर को फीड करने के लिए कई रजिस्टर फ़ाइलों के बिना सुपरस्केलर होना असंभव है (ए. आर. एम. की तुलना में x86 कोड बड़ा और जटिल है)। क्योंकि अधिकांश x86 के फ्रंट-एंड प्रतिस्पर्धी होने के लिए एआरएम प्रोसेसर की तुलना में बहुत बड़े और बहुत अधिक शक्ति के भूखे हो गए हैं (उदाहरण के लिएः पेंटियम एम एंड कोर 2 डुओ, बे ट्रेल)। कुछ तृतीय-पक्ष x86 समतुल्य प्रोसेसर भी ए. आर. एम. के साथ गैर-प्रतिस्पर्धी हो गए क्योंकि उनके पास कोई समर्पित रजिस्टर-फ़ाइल वास्तुकला नहीं थी। विशेष रूप से ए. एम. डी., साइरिक्स और वी. आई. ए. के लिए जो पंजीकृत नाम परिवर्तन और क्रम निष्पादन के बिना कोई उचित प्रदर्शन नहीं ला सकते हैं, जो केवल इंटेल एटम को मोबाइल प्रतिस्पर्धा में एकमात्र इन-ऑर्डर x86 प्रोसेसर कोर होने के लिए छोड़ देते हैं। यह तब तक था जब तक कि x86 नेहालम प्रोसेसर ने अपने पूर्णांक और फ्लोटिंग पॉइंट रजिस्टर दोनों को एक ही फ़ाइल में विलय नहीं कर दिया, और इसके बाहरी आंतरिक कोर में नाम बदलने से पहले एक बड़ी भौतिक रजिस्टर टेबल और इसके फ्रंट-एंड में संवर्धित एलोकेटर टेबल की शुरुआत की। नाम बदलने वाले प्रक्रमकों को पंजीकृत करें जो रजिस्टर नाम बदलने का कार्य करते हैं, वे प्रत्येक कार्यात्मक इकाई के लिए भौतिक रजिस्टर फ़ाइल के सबसेट में लिखने की व्यवस्था कर सकते हैं। यह व्यवस्था क्षेत्र में बड़ी बचत के लिए प्रति बिट सेल कई लेखन बंदरगाहों की आवश्यकता को समाप्त कर सकती है। परिणामी रजिस्टर फ़ाइल, प्रभावी रूप से एकल लेखन बंदरगाहों के साथ रजिस्टर फ़ाइलों का एक ढेर, फिर प्रतिकृति और पठित बंदरगाहों को उप-सेट करने से लाभान्वित होती है। सीमा पर, यह तकनीक प्रत्येक कार्यात्मक इकाई के इनपुट पर 1-लेखन, 2-पढ़ने वाली रेगफाइल का एक ढेर रखेगी। चूँकि छोटी संख्या में बंदरगाहों वाली रेगफाइलों में अक्सर ट्रांजिस्टर क्षेत्र का प्रभुत्व होता है, इसलिए इस तकनीक को इस सीमा तक नहीं धकेलना सबसे अच्छा है, लेकिन यह सभी उपयोगी है। एस. पी. ए. आर. सी. आई. एस. ए. रजिस्टर विंडो को परिभाषित करता है, जिसमें रजिस्टरों के 5-बिट वास्तुशिल्प नाम वास्तव में सैकड़ों प्रविष्टियों के साथ एक बहुत बड़ी रजिस्टर फ़ाइल पर एक विंडो में इंगित करते हैं। सैकड़ों प्रविष्टियों के साथ मल्टीपोर्टेड रजिस्टर फ़ाइलों को लागू करने के लिए एक बड़े क्षेत्र की आवश्यकता होती है। रजिस्टर विंडो को स्थानांतरित करने पर 16 रजिस्टरों द्वारा स्लाइड किया जाता है, ताकि प्रत्येक वास्तुशिल्प रजिस्टर नाम बड़ी सरणी में केवल छोटी संख्या में रजिस्टरों को संदर्भित कर सके, जैसे। आर्किटेक्चरल रजिस्टर आर20 केवल भौतिक रजिस्टरों #20, #36, #52, #68, #84, #100, #116 को संदर्भित कर सकता है, यदि भौतिक फ़ाइल में केवल सात खिड़कियां हैं। क्षेत्र को बचाने के लिए, कुछ SPARC कार्यान्वयन एक 32-प्रविष्टि रजिस्टर फ़ाइल को लागू करते हैं, जिसमें प्रत्येक कक्ष में सात "बिट्स" होते हैं। बाहरी बंदरगाहों के माध्यम से केवल एक को पढ़ा और लिखा जा सकता है, लेकिन बिट्स की सामग्री को घुमाया जा सकता है। एक घूर्णन एकल चक्र में रजिस्टर विंडो की गति को पूरा करता है। चूंकि राज्य की आवाजाही को पूरा करने वाले अधिकांश तार स्थानीय हैं, इसलिए कम बिजली के साथ जबरदस्त बैंडविड्थ संभव है। इसी तकनीक का उपयोग R10000 रजिस्टर रीनेमिंग मैपिंग फ़ाइल में किया जाता है, जो प्रत्येक भौतिक रजिस्टर के लिए 6-बिट वर्चुअल रजिस्टर नंबर संग्रहीत करता है। नाम बदलने की फ़ाइल में, जब भी कोई शाखा ली जाती है तो नाम बदलने की स्थिति की जाँच की जाती है, ताकि जब किसी शाखा की गलत भविष्यवाणी का पता चले, तो पुरानी नाम बदलने की स्थिति को एक ही चक्र में पुनर्प्राप्त किया जा सके। (रजिस्टर का नाम बदलना देखें।) यह भी देखें सारांश-संबोधित डिकोडर संदर्भ बाहरी लिंक गतिशील रूप से निर्धारित प्रोसेसर में फ़ाइल डिज़ाइन पर विचार दर्ज करें-फ़र्कस, जौप्पी, चाउ-1995 कंप्यूटर वास्तुकला डिजिटल इलेक्ट्रॉनिक्स डिजिटल रजिस्टर