Current mirror
કરંટ મિરર એ એક સર્કિટ છે જે સર્કિટના અન્ય સક્રિય ઉપકરણમાં કરંટને નિયંત્રિત કરીને એક સક્રિય ઉપકરણ દ્વારા કરંટની નકલ કરવા માટે રચાયેલ છે, લોડિંગને ધ્યાનમાં લીધા વિના આઉટપુટ કરંટને સ્થિર રાખે છે. કરંટની "નકલ" થઈ શકે છે, અને કેટલીકવાર તે અલગ સિગ્નલ કરંટ હોઈ શકે છે. વૈચારિક રીતે, આદર્શ વર્તમાન અરીસો એ ફક્ત એક આદર્શ ઊંધી વર્તમાન એમ્પ્લીફાયર છે જે વર્તમાન દિશાને પણ ઉલટાવી દે છે, અથવા તેમાં વર્તમાન-નિયંત્રિત વર્તમાન સ્રોત (CCCS) હોઈ શકે છે. વર્તમાન અરીસાનો ઉપયોગ સર્કિટને પૂર્વગ્રહ પ્રવાહો અને સક્રિય ભાર પ્રદાન કરવા માટે થાય છે. તેનો ઉપયોગ વધુ વાસ્તવિક વર્તમાન સ્રોતનું મોડેલ બનાવવા માટે પણ થઈ શકે છે (કારણ કે આદર્શ વર્તમાન સ્રોતો અસ્તિત્વમાં નથી). અહીં આવરી લેવામાં આવેલી સર્કિટ ટોપોલોજી એ છે જે ઘણા મોનોલિથિક આઇસીમાં દેખાય છે. તે ફોલોઅર (આઉટપુટ) ટ્રાન્ઝિસ્ટરમાં ઉત્સર્જક અધોગતિ પ્રતિરોધક વિનાનો વિડ્લર અરીસો છે. આ ટોપોલોજી માત્ર આઇ. સી. માં જ કરી શકાય છે, કારણ કે મેળ અત્યંત નજીક હોવો જોઈએ અને ડિસ્ક્રીટ સાથે પ્રાપ્ત કરી શકાતો નથી. અન્ય ટોપોલોજી વિલ્સન વર્તમાન અરીસો છે. વિલ્સન મિરર આ ડિઝાઇનમાં પ્રારંભિક અસર વોલ્ટેજની સમસ્યાનું સમાધાન કરે છે. વર્તમાન અરીસાઓ એનાલોગ અને મિશ્ર વી. એલ. એસ. આઈ. સર્કિટ બંનેમાં લાગુ કરવામાં આવે છે. અરીસાની લાક્ષણિકતાઓ ત્રણ મુખ્ય લાક્ષણિકતાઓ છે જે વર્તમાન અરીસાને લાક્ષણિકતા આપે છે. પ્રથમ ટ્રાન્સફર રેશિયો (વર્તમાન એમ્પ્લીફાયરના કિસ્સામાં) અથવા આઉટપુટ વર્તમાન તીવ્રતા (સતત વર્તમાન સ્રોત CCS ના કિસ્સામાં) છે. બીજો તેનો એસી આઉટપુટ પ્રતિકાર છે, જે નક્કી કરે છે કે અરીસા પર લાગુ થતા વોલ્ટેજ સાથે આઉટપુટ કરંટ કેટલો બદલાય છે. ત્રીજું સ્પષ્ટીકરણ એ અરીસાના આઉટપુટ ભાગમાં ઓછામાં ઓછો વોલ્ટેજ ડ્રોપ છે જે તેને યોગ્ય રીતે કામ કરવા માટે જરૂરી છે. આ લઘુતમ વોલ્ટેજ અરીસાના આઉટપુટ ટ્રાન્ઝિસ્ટરને સક્રિય સ્થિતિમાં રાખવાની જરૂરિયાત દ્વારા નિર્ધારિત થાય છે. જ્યાં અરીસો કામ કરે છે તે વોલ્ટેજની શ્રેણીને પાલન શ્રેણી કહેવામાં આવે છે અને સારા અને ખરાબ વર્તન વચ્ચેની સીમાને ચિહ્નિત કરતા વોલ્ટેજને પાલન વોલ્ટેજ કહેવામાં આવે છે. અરીસાઓ સાથે સંખ્યાબંધ ગૌણ કામગીરીના મુદ્દાઓ પણ છે, ઉદાહરણ તરીકે, તાપમાનની સ્થિરતા. વ્યવહારુ અંદાજો નાના-સંકેત વિશ્લેષણ માટે વર્તમાન અરીસાને તેના સમકક્ષ નોર્ટન અવરોધ દ્વારા અંદાજિત કરી શકાય છે. મોટા-સિગ્નલ હાથના વિશ્લેષણમાં, વર્તમાન અરીસાને સામાન્ય રીતે અને સરળ રીતે આદર્શ વર્તમાન સ્રોત દ્વારા અંદાજવામાં આવે છે. જો કે, એક આદર્શ પ્રવાહ સ્રોત ઘણી બાબતોમાં અવાસ્તવિક છેઃ તેમાં અનંત એસી અવરોધ હોય છે, જ્યારે વ્યવહારુ અરીસામાં મર્યાદિત અવરોધ હોય છે, તે વોલ્ટેજને ધ્યાનમાં લીધા વિના સમાન પ્રવાહ પ્રદાન કરે છે, એટલે કે, તેની કોઈ સુસંગતતા શ્રેણીની જરૂરિયાતો નથી, તેની કોઈ આવર્તન મર્યાદાઓ નથી, જ્યારે વાસ્તવિક અરીસામાં ટ્રાન્ઝિસ્ટરની પરોપજીવી ક્ષમતાને કારણે મર્યાદાઓ હોય છે, આદર્શ સ્રોતમાં અવાજ, પાવર-સપ્લાય વોલ્ટેજ વિવિધતા અને ઘટક સહિષ્ણુતા જેવી વાસ્તવિક-વિશ્વની અસરો પ્રત્યે કોઈ સંવેદનશીલતા નથી. વર્તમાન અરીસાઓની સર્કિટ અનુભૂતિ મૂળભૂત વિચાર દ્વિધ્રુવી ટ્રાન્ઝિસ્ટરનો ઉપયોગ સૌથી સરળ વર્તમાન-થી-વર્તમાન પરિવર્તક તરીકે થઈ શકે છે પરંતુ તેનો સ્થાનાંતરણ ગુણોત્તર તાપમાનમાં વિવિધતા, β સહિષ્ણુતા વગેરે પર ખૂબ આધાર રાખે છે. આ અનિચ્છનીય વિક્ષેપોને દૂર કરવા માટે, વર્તમાન અરીસો બે કાસ્કેડ વર્તમાન-થી-વોલ્ટેજ અને વોલ્ટેજ-થી-વર્તમાન પરિવર્તકોથી બનેલો છે જે સમાન પરિસ્થિતિઓમાં મૂકવામાં આવે છે અને વિપરીત લાક્ષણિકતાઓ ધરાવે છે. તેમના માટે રેખીય હોવું ફરજિયાત નથી; માત્ર તેમની લાક્ષણિકતાઓ અરીસા જેવી હોવી જરૂરી છે (ઉદાહરણ તરીકે, નીચે BJT વર્તમાન અરીસામાં, તેઓ લઘુગણક અને ઘાતાંકીય છે). સામાન્ય રીતે, બે સમાન કન્વર્ટરનો ઉપયોગ કરવામાં આવે છે પરંતુ પ્રથમની લાક્ષણિકતા નકારાત્મક પ્રતિસાદ લાગુ કરીને ઉલટાવી દેવામાં આવે છે. આમ વર્તમાન અરીસામાં બે કાસ્કેડ સમાન કન્વર્ટર (પ્રથમ-ઉલટું અને બીજું-સીધું) હોય છે. બેઝિક BJT કરંટ મિરર જો વોલ્ટેજ BJT બેઝ-ઇમિટર જંકશન પર ઇનપુટ જથ્થા તરીકે લાગુ કરવામાં આવે અને કલેક્ટર કરંટને આઉટપુટ જથ્થા તરીકે લેવામાં આવે, તો ટ્રાન્ઝિસ્ટર ઘાતાંકીય વોલ્ટેજ-ટુ-કરંટ કન્વર્ટર તરીકે કામ કરશે. નકારાત્મક પ્રતિસાદ લાગુ કરીને (ફક્ત આધાર અને સંગ્રાહકને જોડીને) ટ્રાન્ઝિસ્ટરને "ઉલટાવી શકાય છે" અને તે વિરુદ્ધ લઘુગણક પ્રવાહથી વોલ્ટેજ પરિવર્તક તરીકે કામ કરવાનું શરૂ કરશે; હવે તે "આઉટપુટ" આધાર-ઉત્સર્જક વોલ્ટેજને સમાયોજિત કરશે જેથી લાગુ કરેલ "ઇનપુટ" સંગ્રાહક પ્રવાહને પસાર કરી શકાય. સૌથી સરળ દ્વિધ્રુવી પ્રવાહ અરીસો (આકૃતિ 1 માં બતાવેલ) આ વિચારને અમલમાં મૂકે છે. તેમાં બે કાસ્કેડ ટ્રાન્ઝિસ્ટર તબક્કાઓનો સમાવેશ થાય છે જે રિવર્સ અને ડાયરેક્ટ વોલ્ટેજ-ટુ-કરંટ કન્વર્ટર તરીકે કામ કરે છે. ટ્રાન્ઝિસ્ટર Q1 નું ઉત્સર્જક જમીન સાથે જોડાયેલું છે. તેનો સંગ્રાહક અને આધાર એકબીજા સાથે જોડાયેલા છે, તેથી તેનો સંગ્રાહક-આધાર વોલ્ટેજ શૂન્ય છે. પરિણામે, Q1માં વોલ્ટેજ ડ્રોપ VBE છે, એટલે કે, આ વોલ્ટેજ ડાયોડ નિયમ દ્વારા સેટ કરવામાં આવે છે અને Q1 ડાયોડ સાથે જોડાયેલ હોવાનું કહેવાય છે. (એબર્સ-મોલ મોડેલ પણ જુઓ.) સર્કિટમાં સરળ ડાયોડને બદલે Q1 હોવું મહત્વપૂર્ણ છે, કારણ કે Q1 ટ્રાન્ઝિસ્ટર Q2 માટે VBE સુયોજિત કરે છે. જો Q1 અને Q2 મેળ ખાય છે, એટલે કે, નોંધપાત્ર રીતે સમાન ઉપકરણ ગુણધર્મો ધરાવે છે, અને જો મિરર આઉટપુટ વોલ્ટેજ પસંદ કરવામાં આવે છે જેથી Q2 નો કલેક્ટર-બેઝ વોલ્ટેજ પણ શૂન્ય હોય, તો પછી Q1 દ્વારા સેટ કરેલ VBE-મૂલ્ય મેળ ખાતા Q2 માં ઉત્સર્જક પ્રવાહમાં પરિણમે છે જે Q1 માં ઉત્સર્જક પ્રવાહ સમાન છે. કારણ કે Q1 અને Q2 મેળ ખાય છે, તેમના β0-મૂલ્યો પણ સંમત થાય છે, જે મિરર આઉટપુટ કરંટને Q1 ના કલેક્ટર કરંટ જેટલો જ બનાવે છે. આઉટપુટ ટ્રાન્ઝિસ્ટરનો આર્બિટરી કલેક્ટર-બેઝ રિવર્સ બાયસ, વીસીબી માટે અરીસા દ્વારા વિતરિત કરંટ આના દ્વારા આપવામાં આવે છેઃ જ્યાં IS એ રિવર્સ સેચ્યુરેશન કરંટ અથવા સ્કેલ કરંટ છે; VT, થર્મલ વોલ્ટેજ; અને VA, અર્લી વોલ્ટેજ. આ કરંટ સંદર્ભ કરંટ Iref સાથે સંબંધિત છે જ્યારે આઉટપુટ ટ્રાન્ઝિસ્ટર VCB = 0 V by: જેમ કે Q1 ના કલેક્ટર નોડ પર કિર્ચોફના વર્તમાન નિયમનો ઉપયોગ કરીને જોવા મળે છેઃ સંદર્ભ કરંટ કલેક્ટર કરંટને Q1 અને બેઝ કરંટને બંને ટ્રાન્ઝિસ્ટરને પૂરો પાડે છે-જ્યારે બંને ટ્રાન્ઝિસ્ટરમાં શૂન્ય બેઝ-કલેક્ટર બાયસ હોય છે, ત્યારે બે બેઝ કરંટ સમાન હોય છે, IB1 = IB2 = IB. પરિમાણ β0 એ વીસીબી = 0 વી માટે ટ્રાન્ઝિસ્ટર β-મૂલ્ય છે. આઉટપુટ પ્રતિકાર જો આઉટપુટ ટ્રાન્ઝિસ્ટર ક્યૂ 2 માં વીબીસી શૂન્ય કરતા વધારે હોય, તો પ્રારંભિક અસરને કારણે ક્યૂ 2 માં કલેક્ટર કરંટ ક્યૂ 1 કરતા કંઈક મોટો હશે. બીજા શબ્દોમાં કહીએ તો, અરીસામાં આઉટપુટ ટ્રાન્ઝિસ્ટરની r દ્વારા આપવામાં આવેલ મર્યાદિત આઉટપુટ (અથવા નોર્ટન) પ્રતિકાર હોય છે, એટલે કેઃ જ્યાં VA એ પ્રારંભિક વોલ્ટેજ છે; અને VCE, આઉટપુટ ટ્રાન્ઝિસ્ટરનો કલેક્ટર-ટુ-ઇમિટર વોલ્ટેજ છે. કમ્પ્લાયન્સ વોલ્ટેજ આઉટપુટ ટ્રાન્ઝિસ્ટરને સક્રિય રાખવા માટે, વી. સી. બી. ≤ 0 વી. તેનો અર્થ એ છે કે સૌથી નીચો આઉટપુટ વોલ્ટેજ કે જે યોગ્ય મિરર વર્તણૂકમાં પરિણમે છે, કમ્પ્લાયન્સ વોલ્ટેજ, આઉટપુટ કરંટ સ્તર આઇ. સી. પર આઉટપુટ ટ્રાન્ઝિસ્ટર સાથે પૂર્વગ્રહ શરતો હેઠળ વી. ઓ. યુ. ટી. = વી. સી. વી. = વી. બી. ઈ. છે અને વી. સી. બી. = 0 વી. સાથે અથવા, ઉપરના આઈ-વી સંબંધને ઊંધી કરે છેઃ જ્યાં વી. ટી. એ થર્મલ વોલ્ટેજ છે; અને આઈ. એસ., રિવર્સ સેચ્યુરેશન કરંટ અથવા સ્કેલ કરંટ છે. વિસ્તરણ અને ગૂંચવણો જ્યારે Q2માં VCB> 0 V હોય, ત્યારે ટ્રાન્ઝિસ્ટર હવે મેળ ખાતા નથી. ખાસ કરીને, તેમના β-મૂલ્યો પ્રારંભિક અસરને કારણે અલગ પડે છે, જ્યાં VA એ પ્રારંભિક વોલ્ટેજ છે અને β0 એ VCB = 0 V માટે ટ્રાન્ઝિસ્ટર β છે. પ્રારંભિક અસરને કારણે તફાવત ઉપરાંત, ટ્રાન્ઝિસ્ટર β-મૂલ્યો અલગ હશે કારણ કે β0-મૂલ્યો વર્તમાન પર આધાર રાખે છે, અને બે ટ્રાન્ઝિસ્ટર હવે વિવિધ પ્રવાહો વહન કરે છે (ગમ્મેલ-પૂન મોડેલ જુઓ). વધુમાં, સંકળાયેલ ઉચ્ચ પાવર ડિસિપેશનને કારણે Q2 એ Q1 કરતા નોંધપાત્ર રીતે વધુ ગરમ થઈ શકે છે. મેળ ખાતી રાખવા માટે, ટ્રાન્ઝિસ્ટરનું તાપમાન લગભગ સમાન હોવું જોઈએ. ઇન્ટિગ્રેટેડ સર્કિટ્સ અને ટ્રાન્ઝિસ્ટર એરેમાં જ્યાં બંને ટ્રાન્ઝિસ્ટર એક જ ડાઈ પર હોય છે, આ હાંસલ કરવું સરળ છે. પરંતુ જો બે ટ્રાન્ઝિસ્ટર વ્યાપક રીતે અલગ કરવામાં આવે, તો વર્તમાન અરીસાની ચોકસાઈ સાથે ચેડા થાય છે. વધારાના મેળ ખાતા ટ્રાન્ઝિસ્ટરોને સમાન આધાર સાથે જોડી શકાય છે અને તે સમાન કલેક્ટર પ્રવાહ પૂરો પાડશે. બીજા શબ્દોમાં કહીએ તો, સર્કિટના જમણા ભાગને દરેક પર R2 ને બદલે વિવિધ પ્રતિરોધક મૂલ્યો સાથે ઘણી વખત ડુપ્લિકેટ કરી શકાય છે. જો કે, નોંધ લો કે દરેક વધારાના જમણા-અડધા ટ્રાન્ઝિસ્ટર જમણા-અડધા ટ્રાન્ઝિસ્ટરની બિન-શૂન્ય આધાર પ્રવાહોને કારણે Q1 માંથી થોડો કલેક્ટર પ્રવાહ "ચોરી" કરે છે. આના પરિણામે પ્રોગ્રામ કરેલ પ્રવાહમાં થોડો ઘટાડો થશે. અરીસાના પ્રતિકારને વધારવા માટે ઉત્સર્જક અધોગતિ સાથે અરીસાનું ઉદાહરણ પણ જુઓ. આકૃતિમાં દર્શાવેલ સરળ અરીસા માટે, ના લાક્ષણિક મૂલ્યો 1 ટકા કે તેથી વધુ વર્તમાન મેળ આપશે. મૂળભૂત MOSFET વર્તમાન અરીસો આકૃતિ 2 માં બતાવ્યા પ્રમાણે મૂળભૂત વર્તમાન અરીસાને MOSFET ટ્રાન્ઝિસ્ટરનો ઉપયોગ કરીને પણ અમલમાં મૂકી શકાય છે. ટ્રાન્ઝિસ્ટર એમ1 સંતૃપ્તિ અથવા સક્રિય સ્થિતિમાં કાર્યરત છે, અને એમ2 પણ એવું જ છે. આ સુયોજનમાં, આઉટપુટ વર્તમાન આઇ. ઓ. યુ. ટી. સીધા આઇ. આર. ઇ. એફ. સાથે સંબંધિત છે, જેમ કે આગળ ચર્ચા કરવામાં આવી છે. MOSFET ID નો ડ્રેઇન કરંટ એ ID = f (VGS, VDG) દ્વારા આપવામાં આવેલ MOSFET ના ગેટ-સોર્સ વોલ્ટેજ અને ડ્રેઇન-ટુ-ગેટ વોલ્ટેજ બંનેનું કાર્ય છે, જે MOSFET ઉપકરણની કાર્યક્ષમતામાંથી મેળવેલ સંબંધ છે. અરીસાના ટ્રાન્ઝિસ્ટર M1 ના કિસ્સામાં, ID = IREF. સંદર્ભ પ્રવાહ IREF એ એક જાણીતો પ્રવાહ છે, અને તે રેઝિસ્ટર દ્વારા બતાવ્યા પ્રમાણે પ્રદાન કરી શકાય છે, અથવા "થ્રેશોલ્ડ-સંદર્ભિત" અથવા "સ્વ-પક્ષપાતી" પ્રવાહ સ્રોત દ્વારા ખાતરી કરી શકાય છે કે તે સ્થિર છે, વોલ્ટેજ પુરવઠાની વિવિધતાઓથી સ્વતંત્ર છે. ટ્રાન્ઝિસ્ટર M1 માટે VDG = 0 નો ઉપયોગ કરીને, M1 માં ડ્રેઇન કરંટ ID = f (VGS, VDG = 0) છે, તેથી આપણે શોધી કાઢીએ છીએઃ f (VGS, 0) = IREF, જે સ્પષ્ટપણે VGSનું મૂલ્ય નક્કી કરે છે. આમ આઇ. આર. ઇ. એફ. વી. જી. એસ. નું મૂલ્ય નક્કી કરે છે. આકૃતિમાં સર્કિટ એ જ VGS ને ટ્રાન્ઝિસ્ટર M2 પર લાગુ કરવા માટે દબાણ કરે છે. જો M2 પણ શૂન્ય VDG સાથે પક્ષપાતી હોય અને જો ટ્રાન્ઝિસ્ટર M1 અને M2 તેમના ગુણધર્મો સાથે સારી રીતે મેળ ખાતા હોય, જેમ કે ચેનલની લંબાઈ, પહોળાઈ, થ્રેશોલ્ડ વોલ્ટેજ, વગેરે, તો IOUT = f (VGS, VDG = 0) સંબંધ લાગુ પડે છે, આમ IOUT = IREF સુયોજિત કરે છે; એટલે કે, આઉટપુટ કરંટ સંદર્ભ કરંટ જેવો જ હોય છે જ્યારે આઉટપુટ ટ્રાન્ઝિસ્ટર માટે VDG = 0 હોય અને બંને ટ્રાન્ઝિસ્ટર મેળ ખાતા હોય. ડ્રેઇન-ટુ-સોર્સ વોલ્ટેજને વીડીએસ = વીડીજી + વીજીએસ તરીકે વ્યક્ત કરી શકાય છે. આ અવેજી સાથે, શિચમેન-હોજેસ મોડેલ ફંક્શન f (VGS, VDG) માટે અંદાજિત સ્વરૂપ પ્રદાન કરે છેઃ જ્યાં ટ્રાન્ઝિસ્ટર સાથે સંકળાયેલ તકનીકી-સંબંધિત અચળાંક છે, W/L એ ટ્રાન્ઝિસ્ટરની પહોળાઈ અને લંબાઈનો ગુણોત્તર છે, ગેટ-સ્રોત વોલ્ટેજ છે, થ્રેશોલ્ડ વોલ્ટેજ છે, λ એ ચેનલ લંબાઈ મોડ્યુલેશન અચળાંક છે, અને ડ્રેઇન-સ્રોત વોલ્ટેજ છે. આઉટપુટ પ્રતિકાર ચેનલ-લંબાઈના મોડ્યુલેશનને કારણે, અરીસામાં આઉટપુટ ટ્રાન્ઝિસ્ટર દ્વારા આપવામાં આવેલ મર્યાદિત આઉટપુટ (અથવા નોર્ટન) પ્રતિકાર હોય છે, એટલે કે (ચેનલ લંબાઈ મોડ્યુલેશન જુઓ): જ્યાં λ = ચેનલ-લંબાઈ મોડ્યુલેશન પરિમાણ અને VDS = ડ્રેઇન-ટુ-સોર્સ પૂર્વગ્રહ. પાલન વોલ્ટેજ આઉટપુટ ટ્રાન્ઝિસ્ટર પ્રતિકારને ઊંચો રાખવા માટે, VDG ≤0V. (બેકર જુઓ). તેનો અર્થ એ કે સૌથી નીચો આઉટપુટ વોલ્ટેજ જે યોગ્ય મિરર વર્તણૂકમાં પરિણમે છે, કમ્પ્લાયન્સ વોલ્ટેજ, VOUT = VCV = VGS છે આઉટપુટ ટ્રાન્ઝિસ્ટર માટે આઉટપુટ કરંટ સ્તર પર VDG = 0 V સાથે, અથવા f-ફંક્શનના ઇન્વર્સનો ઉપયોગ કરીને, f−1: શિચમેન-હોજેસ મોડેલ માટે, f−1 એ લગભગ ચોરસ-મૂળ કાર્ય છે. એક્સ્ટેન્શન્સ અને રિઝર્વેશન આ અરીસાનું ઉપયોગી લક્ષણ ઉપકરણની પહોળાઈ W પર f ની રેખીય અવલંબન છે, જે શિચમેન-હોજેસ મોડેલ કરતાં વધુ સચોટ મોડેલો માટે પણ લગભગ સંતુષ્ટ પ્રમાણસરતા છે. આમ, બે ટ્રાન્ઝિસ્ટરની પહોળાઈના ગુણોત્તરને સમાયોજિત કરીને, સંદર્ભ પ્રવાહના ગુણાંક પેદા કરી શકાય છે. શિચમેન-હોજેસ મોડેલ માત્ર જૂની ટેકનોલોજી માટે જ સચોટ છે, જો કે તેનો ઉપયોગ આજે પણ માત્ર સગવડ માટે થાય છે. નવી ટેકનોલોજી પર આધારિત કોઈપણ માત્રાત્મક ડિઝાઇન એવા ઉપકરણો માટે કમ્પ્યુટર મોડેલનો ઉપયોગ કરે છે જે બદલાયેલ વર્તમાન-વોલ્ટેજ લાક્ષણિકતાઓ માટે જવાબદાર હોય છે. સચોટ ડિઝાઇનમાં જે તફાવતોનો હિસાબ રાખવો આવશ્યક છે તેમાં વોલ્ટેજ અવલંબન માટે Vgs માં વર્ગ નિયમની નિષ્ફળતા અને λVds દ્વારા પ્રદાન કરાયેલ Vds ડ્રેઇન વોલ્ટેજ અવલંબનનું ખૂબ જ નબળું મોડેલિંગ છે. સમીકરણોની બીજી નિષ્ફળતા જે ખૂબ જ નોંધપાત્ર સાબિત થાય છે તે ચેનલની લંબાઈ L પરની અચોક્કસ નિર્ભરતા છે. L-નિર્ભરતાનો નોંધપાત્ર સ્રોત λ માંથી ઉદ્ભવે છે, જેમ કે ગ્રે અને મેયર દ્વારા નોંધવામાં આવ્યું છે, જેઓ એ પણ નોંધે છે કે λ સામાન્ય રીતે પ્રાયોગિક ડેટામાંથી લેવું આવશ્યક છે. ચોક્કસ ઉપકરણ નંબરની અંદર પણ Vth ની વ્યાપક વિવિધતાને કારણે અલગ આવૃત્તિઓ સમસ્યારૂપ છે. જો કે સોર્સ ડીજનરેટ રેઝિસ્ટરનો ઉપયોગ કરીને આ વિવિધતાને કંઈક અંશે સરભર કરી શકાય છે, તેમ છતાં તેનું મૂલ્ય એટલું મોટું થઈ જાય છે કે આઉટપુટ રેઝિસ્ટન્સને નુકસાન થાય છે (એટલે કે. ઘટાડે છે). આ વિવિધતા એમ. ઓ. એસ. એફ. ઇ. ટી. સંસ્કરણને આઇ. સી./મોનોલિથિક એરેનામાં ફેરવે છે. પ્રતિક્રિયા-સહાયિત વર્તમાન અરીસો આકૃતિ 3 આઉટપુટ પ્રતિકાર વધારવા માટે નકારાત્મક પ્રતિસાદનો ઉપયોગ કરીને અરીસો દર્શાવે છે. ઑપ એમ્પને કારણે, આ સર્કિટને કેટલીકવાર ગેઇન-બૂસ્ટેડ કરંટ મિરર્સ કહેવામાં આવે છે. કારણ કે તેઓ પ્રમાણમાં ઓછા પાલન વોલ્ટેજ ધરાવે છે, તેમને વાઈડ-સ્વિંગ કરંટ મિરર્સ પણ કહેવામાં આવે છે. આ વિચાર પર આધારિત વિવિધ સર્કિટ્સ ઉપયોગમાં છે, ખાસ કરીને MOSFET અરીસાઓ માટે કારણ કે MOSFET માં આંતરિક આઉટપુટ પ્રતિકાર મૂલ્યો ઓછા હોય છે. આકૃતિ 3 નું MOSFET સંસ્કરણ આકૃતિ 4 માં દર્શાવવામાં આવ્યું છે, જ્યાં MOSFETs M3 અને M4 આકૃતિ 3 માં ઉત્સર્જક અવરોધક RE જેવી જ ભૂમિકા ભજવવા માટે ઓહમિક મોડમાં કાર્ય કરે છે, અને MOSFETs M1 અને M2 આકૃતિ 3 માં મિરર ટ્રાન્ઝિસ્ટર Q1 અને Q2 જેવી જ ભૂમિકાઓમાં સક્રિય મોડમાં કાર્ય કરે છે. આકૃતિ 3 માં સર્કિટ કેવી રીતે કાર્ય કરે છે તેનું સમજૂતી નીચે મુજબ છે. ઓપરેશનલ એમ્પ્લીફાયરને RE મૂલ્યના બે ઉત્સર્જક-પગ પ્રતિરોધકની ટોચ પર વોલ્ટેજ V1 − V2 માં તફાવત આપવામાં આવે છે. આ તફાવત ઑપ એમ્પ દ્વારા વિસ્તૃત કરવામાં આવે છે અને આઉટપુટ ટ્રાન્ઝિસ્ટર ક્યૂ 2 ના આધાર પર આપવામાં આવે છે. જો લાગુ કરેલ વોલ્ટેજ VA ને વધારીને Q2 પર કલેક્ટર બેઝ રિવર્સ બાયસ વધારવામાં આવે, તો Q2 માં કરંટ વધે છે, V2 વધે છે અને ઓપ એમ્પમાં પ્રવેશતા V1 − V2 ના તફાવતને ઘટાડે છે. પરિણામે, Q2 નો બેઝ વોલ્ટેજ ઘટે છે, અને Q2 નો VBE ઘટે છે, જે આઉટપુટ કરંટમાં વધારાનો સામનો કરે છે. જો ઓપ-એમ્પ ગેઇન Av મોટો હોય, તો માત્ર ખૂબ જ નાનો તફાવત V1 − V2 એ Q2 માટે જરૂરી બેઝ વોલ્ટેજ VB પેદા કરવા માટે પૂરતો છે, એટલે કે પરિણામે, બે લેગ રેઝિસ્ટરમાં કરંટ લગભગ સમાન હોય છે, અને મિરરનો આઉટપુટ કરંટ લગભગ Q1 માં કલેક્ટર કરંટ IC1 જેટલો જ હોય છે, જે બદલામાં સંદર્ભ કરંટ દ્વારા સેટ કરવામાં આવે છે જ્યાં ટ્રાન્ઝિસ્ટર Q1 માટે β1 અને Q2 માટે β2 પ્રારંભિક અસરને કારણે અલગ પડે છે જો Q2 ના કલેક્ટર-બેઝ પર રિવર્સ બાયસ બિન-શૂન્ય હોય. આઉટપુટ પ્રતિકાર ફૂટનોટમાં આઉટપુટ પ્રતિકારની આદર્શ સારવાર આપવામાં આવી છે. મર્યાદિત ગેઇન Av સાથે ઓપ એમ્પ માટે સ્મોલ-સિગ્નલ વિશ્લેષણ પરંતુ અન્યથા આદર્શ આકૃતિ 5 પર આધારિત છે (β, rO અને rπ એ Q2 નો સંદર્ભ લે છે). આકૃતિ 5 પર પહોંચવા માટે, નોંધ લો કે આકૃતિ 3 માં ઓપ એમ્પનું સકારાત્મક ઇનપુટ AC ગ્રાઉન્ડ પર છે, તેથી ઓપ એમ્પમાં વોલ્ટેજ ઇનપુટ ફક્ત તેના નકારાત્મક ઇનપુટ પર લાગુ થયેલ AC ઉત્સર્જક વોલ્ટેજ V છે, પરિણામે − Av V નું વોલ્ટેજ આઉટપુટ મળે છે. ઇનપુટ રેઝિસ્ટન્સ rπમાં ઓહ્મના નિયમનો ઉપયોગ કરીને સ્મોલ-સિગ્નલ બેઝ કરંટ Ib નક્કી થાય છેઃ ઓહ્મના નિયમ સાથે આ પરિણામને જોડીને, દૂર કરી શકાય છે, શોધવા માટેઃ કિર્ચોફનો વોલ્ટેજ નિયમ પરીક્ષણ સ્રોત IX થી RE ના ગ્રાઉન્ડ સુધી પ્રદાન કરે છેઃ Ib માટે અવેજી અને આઉટપુટ રેઝિસ્ટન્સની શરતો એકત્રિત કરવા માટે રૂટ જોવા મળે છેઃ મોટા ગેઇન માટે Av/RE આ સર્કિટ સાથે મેળવેલ મહત્તમ આઉટપુટ રેઝિસ્ટન્સ મૂળભૂત અરીસા પર નોંધપાત્ર સુધારો છે જ્યાં રૂટ = rO છે. આકૃતિ 4 ની MOSFET સર્કિટનું સ્મોલ-સિગ્નલ વિશ્લેષણ બાયપોલર વિશ્લેષણમાંથી રૂટ માટેના સૂત્રમાં β = gm rπ સુયોજિત કરીને અને પછી rπ → φ આપીને મેળવવામાં આવે છે. પરિણામ એ છે કે આ વખતે, RE એ સોર્સ-લેગ MOSFETs M3, M4 નો પ્રતિકાર છે. આકૃતિ 3 થી વિપરીત, જોકે, જેમ જેમ એ. વી. માં વધારો થાય છે (આર. ઈ. ને મૂલ્યમાં નિશ્ચિત રાખવામાં આવે છે), રૂટ વધતો રહે છે, અને મોટા એ. વી. પર મર્યાદિત મૂલ્ય સુધી પહોંચતો નથી. પાલન વોલ્ટેજ આકૃતિ 3 માટે, મોટા ઓપ એમ્પ ગેઇન માત્ર નાના આરઈ સાથે મહત્તમ રૂટ પ્રાપ્ત કરે છે. RE માટે નીચા મૂલ્યનો અર્થ એ છે કે V2 પણ નાનું છે, જે આ અરીસા માટે નીચા પાલન વોલ્ટેજને મંજૂરી આપે છે, માત્ર એક વોલ્ટેજ V2 સરળ દ્વિધ્રુવી અરીસાના પાલન વોલ્ટેજ કરતા મોટો છે. આ કારણોસર આ પ્રકારના અરીસાને વાઈડ-સ્વિંગ કરંટ મિરર પણ કહેવામાં આવે છે, કારણ કે તે આઉટપુટ વોલ્ટેજને અન્ય પ્રકારના અરીસાની તુલનામાં નીચા સ્વિંગ કરવાની મંજૂરી આપે છે જે માત્ર મોટા પાલન વોલ્ટેજના ભોગે મોટા રૂટ પ્રાપ્ત કરે છે. આકૃતિ 4 ની MOSFET સર્કિટ સાથે, આકૃતિ 3 ની સર્કિટની જેમ, ઓપ એમ્પ ગેઇન Av જેટલો મોટો હોય છે, આપેલ રૂટ પર નાનો RE બનાવી શકાય છે, અને અરીસાના પાલન વોલ્ટેજને ઓછો કરી શકાય છે. અન્ય વર્તમાન અરીસાઓ એવા ઘણા અત્યાધુનિક વર્તમાન અરીસાઓ છે જે મૂળભૂત અરીસા કરતાં વધુ આઉટપુટ પ્રતિકાર ધરાવે છે (આઉટપુટ વોલ્ટેજથી સ્વતંત્ર વર્તમાન આઉટપુટ સાથે વધુ નજીકથી આદર્શ અરીસાનો સંપર્ક કરે છે) અને તાપમાન અને ઉપકરણના પરિમાણોમાં ભિન્નતા અને સર્કિટ વોલ્ટેજમાં વધઘટ માટે ઓછા સંવેદનશીલ પ્રવાહો ઉત્પન્ન કરે છે. આ મલ્ટી-ટ્રાન્ઝિસ્ટર મિરર સર્કિટનો ઉપયોગ દ્વિધ્રુવીય અને એમ. ઓ. એસ. ટ્રાન્ઝિસ્ટર બંને સાથે થાય છે. આ સર્કિટ્સમાં નીચેનાનો સમાવેશ થાય છેઃ વિડ્લર કરંટ સ્રોત વર્તમાન સ્રોત તરીકે વપરાતો વિલ્સન કરંટ મિરર કાસ્કોડેડ કરંટ સ્ત્રોતો નોંધો પણ જુઓ વર્તમાન સ્રોત વિડ્લર કરંટ સ્રોત વિલ્સન વર્તમાન મિરર બાયપોલર જંકશન ટ્રાન્ઝિસ્ટર MOSFET ચેનલ લંબાઈ મોડ્યુલેશન પ્રારંભિક અસર સંદર્ભો બાહ્ય કડીઓ 4QD ટેક-વર્તમાન સ્ત્રોતો અને અરીસાઓ સર્કિટ અને વર્ણનોનો સંગ્રહ એનાલોગ સર્કિટ્સ ઇલેક્ટ્રોનિક ડિઝાઇન ઇલેક્ટ્રોનિક્સ વિભાવનાઓ