Berkeley RISC
બર્કલે આરઆઇએસસી એ ડિફેન્સ એડવાન્સ્ડ રિસર્ચ પ્રોજેક્ટ્સ એજન્સી વીએલએસઆઈ પ્રોજેક્ટ હેઠળ ઘટી સૂચના સમૂહ કમ્પ્યુટર (આરઆઇએસસી) આધારિત માઇક્રોપ્રોસેસર ડિઝાઇનમાં બે મૂળભૂત સંશોધન પ્રોજેક્ટ્સમાંથી એક છે. આરઆઇએસસીનું નેતૃત્વ 1980 અને 1984ની વચ્ચે યુનિવર્સિટી ઓફ કેલિફોર્નિયા, બર્કલે ખાતે ડેવિડ પેટરસન (જેમણે આરઆઇએસસી શબ્દ બનાવ્યો હતો) દ્વારા કરવામાં આવ્યું હતું. બીજો પ્રોજેક્ટ થોડા અંતરે સ્ટેનફોર્ડ યુનિવર્સિટીમાં તેમના એમ. આઈ. પી. એસ. પ્રયાસ હેઠળ 1981માં શરૂ થયો હતો અને 1984 સુધી ચાલ્યો હતો. બર્કલેનો પ્રોજેક્ટ એટલો સફળ રહ્યો કે તે અનુસરવા માટે તમામ સમાન ડિઝાઇન માટેનું નામ બની ગયું; એમઆઇપીએસ પણ "આરઆઇએસસી પ્રોસેસર" તરીકે જાણીતું બન્યું. બર્કલે આરઆઇએસસી ડિઝાઇનનું પાછળથી સન માઇક્રોસિસ્ટમ્સ દ્વારા એસ. પી. એ. આર. સી. આર્કિટેક્ચર તરીકે વ્યાપારીકરણ કરવામાં આવ્યું હતું અને એ. આર. એમ. આર્કિટેક્ચરને પ્રેરણા આપી હતી. આરઆઇએસસી ખ્યાલ આરઆઇએસસી અને એમઆઇપીએસ બંને એ અનુભૂતિથી વિકસાવવામાં આવ્યા હતા કે મોટાભાગના પ્રોગ્રામ્સ પ્રોસેસરની મોટાભાગની સૂચનાઓનો ઉપયોગ કરતા નથી. 1978 ના એક પ્રસિદ્ધ પેપરમાં, એન્ડ્રુ એસ. ટેનેનબૌમે દર્શાવ્યું હતું કે 8-બીટ ફિક્સ્ડ-લેંથ ઓપકોડનો ઉપયોગ કરીને સરળ સૂચના સેટ આર્કિટેક્ચરનો ઉપયોગ કરીને એક જટિલ 10,000 લાઇન ઉચ્ચ-સ્તરના પ્રોગ્રામને રજૂ કરી શકાય છે. આઇબીએમ ખાતે આ લગભગ સમાન નિષ્કર્ષ પર પહોંચ્યું હતું, જેમના આઇબીએમ 360 જેવા મુખ્ય ફ્રેમ પર ચાલતા પોતાના કોડના અભ્યાસમાં ઉપલબ્ધ તમામ સૂચનાઓના માત્ર એક નાના સબસેટનો ઉપયોગ કરવામાં આવ્યો હતો. આ બંને અભ્યાસોએ સૂચવ્યું હતું કે એક વધુ સરળ CPU ઉત્પન્ન કરી શકે છે જે હજુ પણ વાસ્તવિક દુનિયાના મોટાભાગના કોડને ચલાવશે. અન્ય એક શોધ, જે તે સમયે સંપૂર્ણ રીતે શોધવામાં આવી ન હતી, તે ટાનેનબૌમની નોંધ હતી કે 81 ટકા અચળાંકો 0,1 અથવા 2 હતા. આ અનુભૂતિઓ ત્યારે થઈ રહી હતી જ્યારે માઇક્રોપ્રોસેસરનું બજાર 32-બીટ ડિઝાઇન સાથે 8 થી 16-બીટ તરફ આગળ વધી રહ્યું હતું. આ પ્રોસેસરોની રચના મુખ્ય ફ્રેમ અને લઘુ કમ્પ્યુટર જગતમાંથી કેટલાક વધુ પ્રતિષ્ઠિત ISA ની નકલ કરવાનો પ્રયાસ કરવાના આધાર પર કરવામાં આવી હતી. દાખલા તરીકે, રાષ્ટ્રીય સેમિકન્ડક્ટર એન. એસ. 32000 એ વી. એ. એક્સ.-11ના સિંગલ-ચિપ અમલીકરણના પ્રયાસ તરીકે શરૂઆત કરી હતી, જેમાં વિવિધ પ્રકારના એડ્રેસિંગ મોડ્સ સાથે સમૃદ્ધ સૂચના સમૂહ હતો. મોટોરોલા 68000 સામાન્ય લેઆઉટમાં સમાન હતું. સૂચનાઓનો આ સમૃદ્ધ સમૂહ પ્રદાન કરવા માટે, CPU એ વપરાશકર્તા-દૃશ્યમાન સૂચનાને આંતરિક કામગીરીની શ્રેણીમાં ડીકોડ કરવા માટે માઇક્રોકોડનો ઉપયોગ કર્યો હતો. આ માઇક્રોકોડ કદાચ એકંદર ડિઝાઇનના ટ્રાન્ઝિસ્ટરનું પ્રતિનિધિત્વ કરે છે. જો, આ અન્ય કાગળો સૂચવે છે તેમ, આમાંના મોટાભાગના ઓપકોડ્સનો વ્યવહારમાં ક્યારેય ઉપયોગ કરવામાં આવશે નહીં, તો આ નોંધપાત્ર સંસાધનનો બગાડ થઈ રહ્યો હતો. જો કોઈ ફક્ત વણવપરાયેલી સૂચનાઓ દૂર કરીને સમાન પ્રોસેસર બનાવશે તો તે નાનું અને તેથી ઓછું ખર્ચાળ હશે, જ્યારે જો કોઈ તેના બદલે તે ટ્રાંઝિસ્ટરનો ઉપયોગ ડીકોડિંગ સૂચનાઓને બદલે કામગીરી સુધારવા માટે કરશે જેનો ઉપયોગ કરવામાં આવશે નહીં, તો ઝડપી પ્રોસેસર શક્ય હતું. RISC ખ્યાલ આ બંનેનો લાભ લેવાનો હતો, જે CPUનું ઉત્પાદન કરતો હતો જે 68000 જેવી જ જટિલતાનું સ્તર હતું, પરંતુ વધુ ઝડપી હતું. આ કરવા માટે, RISC એ ઘણા વધુ રજિસ્ટર ઉમેરવા પર ધ્યાન કેન્દ્રિત કર્યું, અસ્થાયી મૂલ્યો ધરાવતા મેમરીના નાના બિટ્સ કે જેને ખૂબ જ ઝડપથી એક્સેસ કરી શકાય છે. આ સામાન્ય મુખ્ય મેમરીથી વિપરીત છે, જેને ઍક્સેસ કરવામાં ઘણા ચક્ર લાગી શકે છે. વધુ રજિસ્ટર પ્રદાન કરીને, અને કમ્પાઇલરોએ ખરેખર તેનો ઉપયોગ કર્યો છે તેની ખાતરી કરીને, પ્રોગ્રામ્સ વધુ ઝડપથી ચાલવા જોઈએ. વધુમાં, પ્રોસેસરની ઝડપ તેની ઘડિયાળની ઝડપ દ્વારા વધુ નજીકથી વ્યાખ્યાયિત કરવામાં આવશે, કારણ કે તેનો ઓછો સમય મેમરી એક્સેસની રાહ જોવામાં ખર્ચવામાં આવશે. ટ્રાન્ઝિસ્ટર માટે ટ્રાન્ઝિસ્ટર, આરઆઇએસસી ડિઝાઇન પરંપરાગત સીપીયુને પાછળ છોડી દેશે. નકારાત્મક બાજુએ, દૂર કરવામાં આવતી સૂચનાઓ સામાન્ય રીતે કેટલાક "પેટા-સૂચનાઓ" કરતી હતી. દાખલા તરીકે, પરંપરાગત ડિઝાઇનની ADD સૂચના સામાન્ય રીતે વિવિધ સ્વાદોમાં આવે છે, એક કે જે બે રજિસ્ટરમાં સંખ્યાઓ ઉમેરે છે અને તેને ત્રીજા રજિસ્ટરમાં મૂકે છે, બીજું કે જે મુખ્ય મેમરીમાં મળતી સંખ્યાઓ ઉમેરે છે અને પરિણામને રજિસ્ટરમાં મૂકે છે, વગેરે. બીજી બાજુ, આરઆઇએસસી ડિઝાઇનમાં કોઈ ચોક્કસ સૂચનાનો માત્ર એક જ સ્વાદ સામેલ હતો, દાખલા તરીકે, એડીડી હંમેશા તમામ ઓપરેન્ડ્સ માટે રજિસ્ટરનો ઉપયોગ કરશે. આનાથી પ્રોગ્રામરને જો જરૂરી હોય તો મેમરીમાંથી મૂલ્યોને લોડ કરવા માટે વધારાની સૂચનાઓ લખવાની ફરજ પડી, જેનાથી RISC પ્રોગ્રામ "ઓછો ગાઢ" બની ગયો. મોંઘી મેમરીના યુગમાં આ એક વાસ્તવિક ચિંતા હતી, ખાસ કરીને કારણ કે મેમરી પણ CPU કરતા ઘણી ધીમી હતી. આરઆઇએસસી ડિઝાઇનના એડીડીને વાસ્તવમાં ચાર સૂચનાઓ (બે લોડ, એક એડ અને એક સેવ) ની જરૂર પડશે, તેથી મશીનને વધારાની સૂચનાઓ વાંચવા માટે વધુ મેમરી એક્સેસ કરવી પડશે, જે સંભવિત રીતે તેને નોંધપાત્ર રીતે ધીમું કરશે. આને અમુક અંશે એ હકીકત દ્વારા સરભર કરવામાં આવ્યું હતું કે નવી ડિઝાઇનમાં 32-બિટ્સના ખૂબ મોટા સૂચના શબ્દનો ઉપયોગ કરવામાં આવ્યો હતો, જે નાના સ્થિરાંકોને અલગથી લોડ કરવાને બદલે સીધા સૂચનામાં ફોલ્ડ કરવાની મંજૂરી આપે છે. વધુમાં, એક ઓપરેશનના પરિણામોનો ઉપયોગ ઘણીવાર બીજા દ્વારા ટૂંક સમયમાં કરવામાં આવે છે, તેથી લેખનને મેમરીમાં છોડીને અને પરિણામને રજિસ્ટરમાં સંગ્રહિત કરીને, પ્રોગ્રામ વધુ મોટો થતો નથી, અને સિદ્ધાંતમાં તે વધુ ઝડપથી ચાલી શકે છે. દાખલા તરીકે, ગાણિતિક કામગીરીની શ્રેણી ચલાવતી સૂચનાઓની સ્ટ્રિંગ માટે મેમરીમાંથી માત્ર થોડા ભારની જરૂર પડી શકે છે, જ્યારે ઉપયોગમાં લેવાતી મોટાભાગની સંખ્યાઓ ક્યાં તો સૂચનાઓમાં અચળાંક હશે, અથવા અગાઉની ગણતરીઓમાંથી રજિસ્ટરમાં બાકી રહેલા મધ્યવર્તી મૂલ્યો હશે. એક અર્થમાં, આ તકનીકમાં કેટલાક રજિસ્ટરનો ઉપયોગ મેમરી સ્થાનોને છાયા આપવા માટે થાય છે, જેથી સૂચનોના જૂથ પછી તેમના અંતિમ મૂલ્યો નક્કી ન થાય ત્યાં સુધી રજિસ્ટરનો ઉપયોગ મેમરી સ્થાનો માટે પ્રોક્સી તરીકે થાય છે. કેઝ્યુઅલ નિરીક્ષક માટે, તે સ્પષ્ટ નહોતું કે RISC ખ્યાલ કામગીરીમાં સુધારો કરશે, અને તે તેને વધુ ખરાબ પણ બનાવી શકે છે. ખાતરી કરવાનો એકમાત્ર રસ્તો તેનું અનુકરણ કરવાનો હતો. આવા સિમ્યુલેશનના પરિણામો સ્પષ્ટ હતા; પરીક્ષણ પછી પરીક્ષણમાં, દરેક સિમ્યુલેશન આ ડિઝાઇનમાંથી પ્રદર્શનમાં પ્રચંડ એકંદર લાભ દર્શાવે છે. જ્યાં બે પ્રોજેક્ટ, આરઆઇએસસી અને એમઆઇપીએસ, રજિસ્ટરના સંચાલનમાં અલગ હતા. એમ. આઈ. પી. એસ. એ ઘણા બધા રજિસ્ટર ઉમેર્યા અને તેનો ઉપયોગ કરવા માટે તેને કમ્પાઇલર્સ (અથવા એસેમ્બલી લેંગ્વેજ પ્રોગ્રામર્સ) પર છોડી દીધા. બીજી બાજુ, આરઆઇએસસીએ કમ્પાઇલરને મદદ કરવા માટે સીપીયુમાં સર્કિટરી ઉમેર્યું હતું. RISC એ રજિસ્ટર વિન્ડોઝની વિભાવનાનો ઉપયોગ કર્યો હતો, જેમાં સમગ્ર "રજિસ્ટર ફાઇલ" ને બ્લોકમાં વિભાજિત કરવામાં આવી હતી, જે કમ્પાઇલરને વૈશ્વિક ચલ માટે એક બ્લોક અને સ્થાનિક ચલ માટે બીજાને "જોવાની" મંજૂરી આપે છે. એક ખાસ કરીને સામાન્ય સૂચના, પ્રક્રિયા કૉલ, અમલમાં મૂકવા માટે અત્યંત સરળ બનાવવાનો વિચાર હતો. લગભગ તમામ પ્રોગ્રામિંગ ભાષાઓ દરેક પ્રક્રિયા માટે સક્રિયકરણ રેકોર્ડ અથવા સ્ટેક ફ્રેમ તરીકે ઓળખાતી સિસ્ટમનો ઉપયોગ કરે છે જેમાં તે સરનામું હોય છે જેમાંથી પ્રક્રિયાને બોલાવવામાં આવી હતી, ડેટા (પરિમાણો) કે જે પસાર કરવામાં આવ્યા હતા અને કોઈપણ પરિણામ મૂલ્યો માટે જગ્યા હોય છે જેને પરત કરવાની જરૂર હોય છે. મોટાભાગના કિસ્સાઓમાં આ ફ્રેમ નાની હોય છે, સામાન્ય રીતે ત્રણ કે તેથી ઓછા ઇનપુટ્સ અને એક કે કોઈ આઉટપુટ સાથે નહીં (અને કેટલીકવાર ઇનપુટનો આઉટપુટ તરીકે ફરીથી ઉપયોગ થાય છે). બર્કલે ડિઝાઇનમાં, પછી, રજિસ્ટર વિંડો એ ઘણા રજિસ્ટરોનો સમૂહ હતો, જે તેમાંથી પૂરતો હતો કે સમગ્ર પ્રક્રિયા સ્ટેક ફ્રેમ મોટે ભાગે સંપૂર્ણપણે રજિસ્ટર વિંડોમાં ફિટ થશે. આ કિસ્સામાં, પ્રક્રિયામાંથી કૉલ ઇન અને રિટર્ન સરળ અને અત્યંત ઝડપી હોય છે. રજિસ્ટર્સનું નવું બ્લોક સ્થાપિત કરવા માટે એક જ સૂચનાને બોલાવવામાં આવે છે-એક નવી રજિસ્ટર વિંડો-અને પછી, નવી વિંડોના "નીચલા છેડે" પ્રક્રિયામાં પસાર થયેલ ઓપરેન્ડ્સ સાથે, પ્રોગ્રામ પ્રક્રિયામાં કૂદી જાય છે. પરત ફરતી વખતે, પરિણામો એ જ છેડે વિન્ડોમાં મૂકવામાં આવે છે, અને પ્રક્રિયા બહાર નીકળી જાય છે. રજિસ્ટર વિંડોઝ છેડે ઓવરલેપ કરવા માટે સેટ કરવામાં આવે છે, જેથી કોલના પરિણામો કોલ કરનારની વિંડોમાં ફક્ત "દેખાય", જેમાં કોઈ ડેટાની નકલ કરવાની જરૂર નથી. આમ સામાન્ય પ્રક્રિયા કૉલને મુખ્ય મેમરી સાથે ક્રિયાપ્રતિક્રિયા કરવાની જરૂર નથી, જે તેને મોટા પ્રમાણમાં વેગ આપે છે. નકારાત્મક બાજુએ, આ અભિગમનો અર્થ એ છે કે મોટી સંખ્યામાં સ્થાનિક ચલ સાથેની પ્રક્રિયાઓ સમસ્યારૂપ છે, અને ઓછી લીડ ધરાવતી પ્રક્રિયાઓ-એક ખર્ચાળ સંસાધન-નકામું થઈ રહ્યું છે. ડિઝાઇનમાં મર્યાદિત સંખ્યામાં રજિસ્ટર વિંડોઝ છે, દા. ત., આઠ, તેથી પ્રક્રિયાઓ ફક્ત રજિસ્ટર વિંડોઇંગ મિકેનિઝમ તેની મર્યાદા સુધી પહોંચે તે પહેલાં ઘણા સ્તરો સુધી જ ગોઠવી શકાય છે; એકવાર છેલ્લી વિંડો પહોંચી જાય, પછી અન્ય નેસ્ટેડ કૉલ માટે કોઈ નવી વિંડો સેટ કરી શકાતી નથી. અને જો પ્રક્રિયાઓ માત્ર થોડા સ્તરો ઊંડાણમાં ગોઠવવામાં આવે છે, તો સૌથી ઊંડા કોલ નેસ્ટિંગ સ્તરની ઉપરની બારીઓમાં રજિસ્ટર ક્યારેય ઍક્સેસ કરી શકાતા નથી, તેથી આ સંપૂર્ણપણે વેડફાય છે. તે કમ્પાઇલર્સ પર સ્ટેનફોર્ડનું કામ હતું જેણે તેમને રજિસ્ટર વિંડો ખ્યાલને અવગણવા તરફ દોરી, એવું માનતા કે એક કાર્યક્ષમ કમ્પાઇલર હાર્ડવેરમાં ફિક્સ્ડ સિસ્ટમ કરતાં રજિસ્ટરનો વધુ સારો ઉપયોગ કરી શકે છે. (આ જ તર્ક સ્માર્ટ એસેમ્બલી લેંગ્વેજ પ્રોગ્રામર માટે લાગુ પડશે.) RISC I RISC ખ્યાલને અમલમાં મૂકવાના પ્રથમ પ્રયાસને મૂળરૂપે ગોલ્ડ નામ આપવામાં આવ્યું હતું. ડિઝાઇન પર કામ 1980 માં વી. એલ. એસ. આઈ. ડિઝાઇન કોર્સના ભાગ રૂપે શરૂ થયું હતું, પરંતુ તે પછીની જટિલ ડિઝાઇન લગભગ તમામ વર્તમાન ડિઝાઇન સાધનોને તૂટી ગઈ હતી. ટીમે સાધનોને સુધારવામાં અથવા ફરીથી લખવામાં નોંધપાત્ર સમય પસાર કરવો પડ્યો હતો, અને આ નવા સાધનો સાથે પણ VAX-11/780 પર ડિઝાઇન કાઢવામાં માત્ર એક કલાકનો સમય લાગ્યો હતો. RISC I નામની અંતિમ ડિઝાઇન, 1981માં એસોસિએશન ફોર કમ્પ્યુટિંગ મશીનરી (ACM) ઇન્ટરનેશનલ સિમ્પોસિયમ ઓન કમ્પ્યુટર આર્કિટેક્ચર (ISCA) માં પ્રકાશિત કરવામાં આવી હતી. તેમાં 31 સૂચનાઓનું અમલીકરણ કરતા 44,500 ટ્રાન્ઝિસ્ટર અને 78 32-બીટ રજિસ્ટર ધરાવતી રજિસ્ટર ફાઇલ હતી. આનાથી 14 રજિસ્ટર ધરાવતી છ રજિસ્ટર વિન્ડો માટે મંજૂરી આપવામાં આવી હતી. તે 14 રજિસ્ટરમાંથી, 4 અગાઉની વિંડોમાંથી ઓવરલેપ કરવામાં આવ્યા હતા. પછી કુલ છેઃ વિન્ડોઝમાં 10 * 6 રજિસ્ટર + 18 ગ્લોબલ્સ = કુલ 78 રજિસ્ટર. નિયંત્રણ અને સૂચના ડીકોડ વિભાગમાં માત્ર 6 ટકા ડાઇનો સમાવેશ થતો હતો, જ્યારે તે યુગની લાક્ષણિક ડિઝાઇનમાં સમાન ભૂમિકા માટે લગભગ 50 ટકાનો ઉપયોગ થતો હતો. રજિસ્ટર ફાઇલે તે મોટાભાગની જગ્યા લીધી હતી. RISC I માં વધારાની ઝડપ માટે બે તબક્કાની સૂચના પાઇપલાઇન પણ દર્શાવવામાં આવી હતી, પરંતુ વધુ આધુનિક ડિઝાઇનની જટિલ સૂચના વિના ફરીથી ઓર્ડર કરવામાં આવી હતી. આ શરતી શાખાઓને એક સમસ્યા બનાવે છે, કારણ કે કમ્પાઇલરે શરતી શાખા (કહેવાતા શાખા વિલંબ સ્લોટ) ને અનુસરીને સૂચના ભરવી પડે છે, જેમાં "સલામત" (એટલે કે, શરતી પરિણામ પર આધારિત નહીં) કંઈક પસંદ કરવામાં આવે છે. કેટલીકવાર આ કિસ્સામાં એકમાત્ર યોગ્ય સૂચના એન. ઓ. પી. છે. પાછળથી RISC-શૈલીની ડિઝાઇનની નોંધપાત્ર સંખ્યામાં હજુ પણ શાખા વિલંબને ધ્યાનમાં લેવાની જરૂર છે. માન્યતા અને ડિબગીંગના એક મહિના પછી, ડિઝાઇનને 2 માઇક્રોન (2,000 એનએમ) પ્રક્રિયાનો ઉપયોગ કરીને 22 જૂન, 1981ના રોજ ઉત્પાદન માટે નવીન એમ. ઓ. એસ. આઈ. એસ. સેવામાં મોકલવામાં આવી હતી. વિવિધ વિલંબને કારણે તેમને ચાર અલગ-અલગ વખત તેમના માસ્ક છોડવાની ફરજ પડી હતી અને મે 1982 સુધી કાર્યકારી ઉદાહરણો સાથે વેફર્સ બર્કલે પાછા આવ્યા ન હતા. પ્રથમ કાર્યરત RISC I "કમ્પ્યુટર" (વાસ્તવમાં એક ચેકઆઉટ બોર્ડ) 11 જૂનના રોજ ચાલ્યું હતું. પરીક્ષણમાં, ચિપ્સ અપેક્ષા કરતા ઓછી કામગીરી દર્શાવે છે. સામાન્ય રીતે, સૂચના પૂર્ણ થવામાં 2 માઈક્રોસ લાગશે, જ્યારે મૂળ ડિઝાઇન લગભગ. 4 માઈક્રોસ (પાંચ ગણી ઝડપી) માટે ફાળવવામાં આવે છે. આ સમસ્યાના ચોક્કસ કારણો ક્યારેય સંપૂર્ણ રીતે સમજાવવામાં આવ્યા ન હતા. જો કે, સમગ્ર પરીક્ષણ દરમિયાન તે સ્પષ્ટ હતું કે કેટલીક સૂચનાઓ અપેક્ષિત ઝડપે ચાલી હતી, જે સૂચવે છે કે સમસ્યા ભૌતિક હતી, તાર્કિક નહોતી. જો ડિઝાઇન સંપૂર્ણ ગતિએ કામ કરતી હોત, તો પ્રદર્શન ઉત્તમ હોત. 4 MHz RISC I અને 5 MHz 32-બીટ VAX 11/780 અને 5 MHz 16-બીટ Zilog Z8000 ની સરખામણીમાં વિવિધ નાના પ્રોગ્રામોનો ઉપયોગ કરીને સિમ્યુલેશન આ સ્પષ્ટ રીતે દર્શાવે છે. પ્રોગ્રામનું કદ વી. એ. એક્સ. કરતા લગભગ 30 ટકા મોટું હતું પરંતુ ઝેડ8000ની ખૂબ નજીક હતું, જે એ દલીલને માન્ય કરે છે કે સી. આઈ. એસ. સી. ડિઝાઇનની ઉચ્ચ કોડ ઘનતા વાસ્તવમાં એટલી પ્રભાવશાળી નહોતી. એકંદર કામગીરીની દ્રષ્ટિએ, RISC I એ VAX કરતા બમણી અને Z8000 કરતા લગભગ ચાર ગણી ઝડપી હતી. પ્રોગ્રામ્સે મેમરી ઍક્સેસની લગભગ સમાન એકંદર માત્રામાં પ્રદર્શન કરવાનું સમાપ્ત કર્યું કારણ કે મોટી રજિસ્ટર ફાઇલએ આવશ્યક ઓપરેન્ડ પહેલેથી જ ચિપ પર હોવાના અવરોધોમાં નાટ્યાત્મક રીતે સુધારો કર્યો હતો. આ પ્રદર્શનને સંદર્ભમાં મૂકવું મહત્વપૂર્ણ છે. ભલે આરઆઇએસસી ડિઝાઇન વીએએક્સ કરતા ધીમી ચાલી હતી, પણ તેનાથી ડિઝાઇનના મહત્વમાં કોઈ ફરક પડ્યો ન હતો. આરઆઇએસસીએ વાસ્તવિક ચિપ ડાઈ પર સાચા 32-બીટ પ્રોસેસરના ઉત્પાદન માટે મંજૂરી આપી હતી, જેનો ઉપયોગ પહેલેથી જ જૂના ફેબનો ઉપયોગ કરીને કરવામાં આવ્યો હતો. પરંપરાગત ડિઝાઇન ફક્ત આ કરી શકતી ન હતી; ડીકોડર તર્કને સમર્પિત ચિપ સપાટીના મોટા ભાગ સાથે, મોટોરોલા 68020 જેવી સાચી 32-બીટ ડિઝાઇનને વ્યવહારુ બનતા પહેલા નવા ફેબ્સની જરૂર હતી. સમાન ફેબ્સનો ઉપયોગ કરીને, RISC I મોટાભાગે સ્પર્ધાને પાછળ છોડી શક્યું હોત. 12 ફેબ્રુઆરી, 2015ના રોજ, આઇ. ઇ. ઇ. ઇ. એ આર. આઇ. એસ. સી.-1ના યોગદાનની યાદમાં યુ. સી. બર્કલે ખાતે તકતી સ્થાપિત કરી હતી. તકતી પર લખેલું છેઃ યુસી બર્કલેના વિદ્યાર્થીઓએ 1981માં પ્રથમ વીએલએસઆઈ રિડ્યુસ્ડ ઇન્સ્ટ્રક્શન સેટ કોમ્પ્યુટરની રચના અને નિર્માણ કર્યું હતું. RISC-I ની સરળ સૂચનાઓએ સૂચના ડીકોડ અને નિયંત્રણ માટેના હાર્ડવેરમાં ઘટાડો કર્યો, જેણે સપાટ 32-બીટ સરનામાની જગ્યા, રજિસ્ટરનો મોટો સમૂહ અને પાઇપલાઇન્ડ એક્ઝેક્યુશનને સક્ષમ કર્યું. સી પ્રોગ્રામ્સ અને યુનિક્સ ઓપરેટિંગ સિસ્ટમ સાથે સારી મેળ ખાતી, RISC-I એ રમત કન્સોલ, સ્માર્ટફોન અને ટેબ્લેટ્સ સહિત આજે વ્યાપકપણે ઉપયોગમાં લેવાતા સૂચના સમૂહોને પ્રભાવિત કર્યા છે. RISC II જ્યારે RISC I ડિઝાઇનમાં વિલંબ થયો હતો, ત્યારે બર્કલે ખાતે કામ પહેલેથી જ નવી બ્લુ ડિઝાઇન તરફ વળ્યું હતું. બ્લૂ પરનું કામ ગોલ્ડ કરતાં ધીમી ગતિએ આગળ વધ્યું, કારણ કે હવે ગોલ્ડ ફેબ થવા જઈ રહ્યું હતું, અને વર્ગોમાં ફેરફાર અને વિદ્યાર્થીઓ પ્રયાસ કરી રહ્યા હતા. આ ગતિએ તેમને કેટલીક નવી સુવિધાઓ ઉમેરવાની પણ મંજૂરી આપી જે ડિઝાઇનમાં નોંધપાત્ર સુધારો કરશે. મુખ્ય તફાવત સરળ કેશ સર્કિટરી હતો જેણે પ્રતિ બીટ એક લીટી (ત્રણથી બે) ને દૂર કરી, રજિસ્ટર ફાઇલનું કદ નાટ્યાત્મક રીતે ઘટાડ્યું. આ ફેરફાર માટે બસના વધુ કડક સમયની પણ જરૂર હતી, પરંતુ તે ચૂકવવા માટે એક નાની કિંમત હતી અને જરૂરિયાતોને પહોંચી વળવા માટે ડિઝાઇનના અન્ય કેટલાક ભાગોને પણ ઝડપી બનાવવામાં આવ્યા હતા. નવી ડિઝાઇનને કારણે બચત જબરદસ્ત હતી. જ્યારે સોનામાં 6 બારીઓમાં કુલ 78 બારીઓ હતી, ત્યારે વાદળી રંગમાં 138 બારીઓ હતી, જે દરેકમાં 16 બારીઓની 8 બારીઓમાં વહેંચાયેલી હતી, જેમાં અન્ય 10 બારીઓ હતી. રજિસ્ટર ફાઇલનું આ વિસ્તરણ એ તકમાં વધારો કરે છે કે આપેલ પ્રક્રિયા તેના તમામ સ્થાનિક સંગ્રહને રજિસ્ટરમાં ફિટ કરી શકે છે, અને માળાની ઊંડાઈમાં વધારો કરી શકે છે. તેમ છતાં, મોટી રજિસ્ટર ફાઇલને ઓછા ટ્રાન્ઝિસ્ટરની જરૂર હતી, અને અંતિમ બ્લુ ડિઝાઇન, જેને RISC II તરીકે રજૂ કરવામાં આવી હતી, તેણે માત્ર 40,760 ટ્રાન્ઝિસ્ટર સાથે તમામ RISC સૂચના સમૂહનો અમલ કર્યો હતો. અન્ય મોટો ફેરફાર સૂચના-બંધારણ વિસ્તરણકર્તાનો સમાવેશ કરવાનો હતો, જેણે અદ્રશ્ય રીતે 16-બીટ સૂચનાઓને 32-બીટ બંધારણમાં "અપ-કન્વર્ટ" કરી હતી. આનાથી નાની સૂચનાઓ, સામાન્ય રીતે એક અથવા કોઈ ઓપરેન્ડ ધરાવતી વસ્તુઓ, જેમ કે એન. ઓ. પી., ને નાના 16-બીટ ફોર્મેટમાં મેમરીમાં સંગ્રહિત કરવાની મંજૂરી આપવામાં આવી હતી, અને આવી બે સૂચનાઓને એક જ મશીન વર્ડમાં પેક કરવાની મંજૂરી આપવામાં આવી હતી. સૂચનો અંકગણિત તર્ક એકમ (ALU) સુધી પહોંચે તે પહેલાં અદ્રશ્ય રીતે 32-બીટ આવૃત્તિઓ સુધી વિસ્તૃત કરવામાં આવશે, જેનો અર્થ છે કે મુખ્ય તર્કમાં કોઈ ફેરફારની જરૂર નહોતી. આ સરળ તકનીકથી કોડની ઘનતામાં આશ્ચર્યજનક 30 ટકા સુધારો થયો છે, જે મેમરી એક્સેસની સંખ્યામાં ઘટાડાને કારણે ગોલ્ડની સરખામણીમાં બ્લુ પર સમાન પ્રોગ્રામને વધુ ઝડપી બનાવે છે. આરઆઇએસસી II સિલિકોનમાં વધુ સફળ સાબિત થયું અને પરીક્ષણમાં લગભગ તમામ કાર્યો પર લગભગ તમામ લઘુ કોમ્પ્યુટર્સને પાછળ છોડી દીધું. દાખલા તરીકે, પ્રદર્શન વિવિધ લોડ પર વી. એ. એક્સ. ની ઝડપના 85 ટકાથી લઈને <આઇ. ડી. 1> સુધી હતું. RISC II ને પણ પ્રખ્યાત મોટોરોલા 68000 સામે બેન્ચ કરવામાં આવ્યું હતું, જે તે સમયે શ્રેષ્ઠ વ્યાપારી ચિપ અમલીકરણ માનવામાં આવતું હતું, અને તેને 140% થી 420% દ્વારા પાછળ છોડી દીધું હતું. મૂળ આરઆઇએસસી ડિઝાઇન પર ફોલો-ઓન વર્ક આરઆઇએસસી II સાથે સમાપ્ત થયું, પરંતુ ખ્યાલ બર્કલેમાં જીવતો રહ્યો. મૂળભૂત કોરનો 1984માં એસ. ઓ. એ. આર. માં ફરીથી ઉપયોગ કરવામાં આવ્યો હતો, મૂળભૂત રીતે આર. આઈ. એસ. સી. ને સ્મોલટૉક ચલાવવા માટે રૂપાંતરિત કરવામાં આવ્યું હતું (એ જ રીતે કે આર. આઈ. એસ. સી. એ સી. ચલાવ્યું હોવાનો દાવો કરી શકાય છે), અને પછીથી સમાન વી. એલ. એસ. આઈ.-બી. એ. એમ. માં જે સ્મોલટૉકને બદલે પ્રોલોગ ચલાવતું હતું. બીજો પ્રયાસ એસ. પી. યુ. આર. હતો, જે સંપૂર્ણ 32-બીટ વર્કસ્ટેશન બનાવવા માટે જરૂરી ચિપ્સનો સંપૂર્ણ સમૂહ હતો. સન માઇક્રોસિસ્ટમ્સમાંથી વ્યાવસાયિક SPARC પ્રોસેસર ડિઝાઇનનો આધાર બનવા માટે RISC ઓછું પ્રખ્યાત છે, પરંતુ વધુ પ્રભાવશાળી છે. તે SPARC હતું જેણે સૌપ્રથમ સ્પષ્ટ રીતે RISC ખ્યાલની શક્તિ દર્શાવી હતી; જ્યારે તેઓએ પ્રથમ સન-4 માં મોકલ્યા ત્યારે તેઓએ બજારમાં કંઈપણ કરતાં વધુ સારું પ્રદર્શન કર્યું હતું. આના કારણે વર્ચ્યુઅલ રીતે દરેક યુનિક્સ વિક્રેતાએ પોતાની આરઆઇએસસી ડિઝાઇન માટે ઉતાવળ કરી હતી, જે ડીઇસી આલ્ફા અને પીએ-આરઆઇએસસી જેવી ડિઝાઇન તરફ દોરી ગઈ હતી, જ્યારે સિલિકોન ગ્રાફિક્સ (એસજીઆઇ) એ એમઆઇપીએસ કમ્પ્યુટર સિસ્ટમ્સ ખરીદી હતી. 1986 સુધીમાં મોટા ભાગના મોટા ચિપ વિક્રેતાઓએ મોટોરોલા 88000, ફેરચાઇલ્ડ ક્લિપર, એએમડી 29000 અને પાવરપીસી જેવા પ્રયાસો પર કામ કર્યું હતું. 13 ફેબ્રુઆરી, 2015ના રોજ, આઇ. ઇ. ઇ. ઇ. એ સાન્તા ક્લેરામાં ઓરેકલ કોર્પોરેશન ખાતે એક તકતી સ્થાપિત કરી હતી. તેમાં લખવામાં આવ્યું છે કે સન માઇક્રોસિસ્ટમ્સે 1987માં સ્કેલેબલ પ્રોસેસર આર્કિટેક્ચર (SPARC) RISC રજૂ કર્યું હતું. યુસી બર્કલે આરઆઇએસસી અને સન કમ્પાઇલર અને ઓપરેટિંગ સિસ્ટમ વિકાસ પર નિર્માણ, એસ. પી. એ. આર. સી. આર્કિટેક્ચર સેમિકન્ડક્ટર, સોફ્ટવેર અને સિસ્ટમ ટેકનોલોજી અને વપરાશકર્તાની જરૂરિયાતોને વિકસાવવા માટે અત્યંત અનુકૂળ હતું. આર્કિટેક્ચર એન્જિનિયરિંગ, વ્યવસાય, ઇન્ટરનેટ અને ક્લાઉડ કમ્પ્યુટિંગ ઉપયોગો માટે ઉચ્ચતમ પ્રદર્શન, સ્કેલેબલ વર્કસ્ટેશન અને સર્વર પ્રદાન કરે છે. ઘટાડેલા સૂચના સમૂહના વિચાર માટે અને તેની સાથે વિકસાવવામાં આવેલી તકનીકો પણ પરંપરાગત "જટિલ" x86 સ્થાપત્યના ક્રમિક રીતે વધુ શક્તિશાળી અમલીકરણ અને વિસ્તરણમાં અપનાવવામાં આવી છે. આધુનિક માઇક્રોપ્રોસેસરની મોટાભાગની ટ્રાન્ઝિસ્ટર ગણતરી મોટા કેશ, ઘણા પાઇપલાઇન તબક્કાઓ, સુપરસ્કેલર સૂચના પ્રેષણ, શાખા આગાહી અને અન્ય આધુનિક તકનીકો માટે સમર્પિત છે જે સૂચના સ્થાપત્યને ધ્યાનમાં લીધા વિના લાગુ પડે છે. આધુનિક x86 અમલીકરણ પર સૂચના ડીકોડિંગ માટે સમર્પિત સિલિકોનની માત્રા પ્રમાણમાં ખૂબ ઓછી છે, તેથી "જટિલ" અને RISC પ્રોસેસર અમલીકરણ વચ્ચેનો તફાવત અસ્પષ્ટ થઈ ગયો છે. RISC-V પાવર ISA સંદર્ભો ગ્રંથસૂચિ બર્કલે RISC II યુનિવર્સિટી ઓફ કેલિફોર્નિયા, બર્કલે સેન્ટ્રલ પ્રોસેસિંગ યુનિટ સૂચના પ્રક્રિયા પણ જુઓ.