Rent's rule
ભાડાનો નિયમ કમ્પ્યુટિંગ લોજિકના સંગઠન સાથે સંબંધિત છે, ખાસ કરીને લોજિક બ્લોકમાં લોજિક ગેટ્સની સંખ્યા સાથે લોજિક બ્લોક (એટલે કે "પિન" ની સંખ્યા) સાથે બાહ્ય સિગ્નલ જોડાણોની સંખ્યા વચ્ચેનો સંબંધ, અને નાના ડિજિટલ સર્કિટ્સથી લઈને મેઇનફ્રેમ કમ્પ્યુટર્સ સુધીની સર્કિટ્સ પર લાગુ કરવામાં આવ્યો છે. સરળ શબ્દોમાં કહીએ તો, તે જણાવે છે કે આ બે મૂલ્યો (પિન અને ગેટ્સ) વચ્ચે એક સરળ પાવર લૉ સંબંધ છે. ઇ. એફ. રેન્ટની શોધ અને પ્રથમ પ્રકાશનો 1960ના દાયકામાં, આઇબીએમના કર્મચારી ઇ. એફ. રેન્ટને આઇબીએમ ખાતે સંકલિત સર્કિટ ડિઝાઇનની સીમાઓ પર પિનની સંખ્યા (ટર્મિનલ, ટી) અને આંતરિક ઘટકોની સંખ્યા (જી), જેમ કે લોજિક ગેટ્સ અથવા સ્ટાન્ડર્ડ સેલ્સ વચ્ચે નોંધપાત્ર વલણ જોવા મળ્યું હતું. લોગ-લોગ પ્લોટ પર, આ ડેટાપૉઇન્ટ સીધી રેખા પર હતા, જે પાવર-લૉ સંબંધ સૂચવે છે, જ્યાં t અને p અચળાંકો છે (p <1, અને સામાન્ય રીતે 0.5 <p <0.8). આઇબીએમ-આંતરિક મેમોરેન્ડામાં ભાડાના તારણો 2005માં આઇબીએમ જર્નલ ઓફ રિસર્ચ એન્ડ ડેવલપમેન્ટમાં પ્રકાશિત થયા હતા, પરંતુ લેન્ડમેન અને રુસો દ્વારા 1971માં આ સંબંધનું વર્ણન કરવામાં આવ્યું હતું. તેઓએ શ્રેણીબદ્ધ સર્કિટ પાર્ટીશનિંગ એવી રીતે કર્યું કે દરેક શ્રેણીબદ્ધ સ્તરે (ઉપર-નીચે) સર્કિટને (વધુ કે ઓછા સમાન ભાગોમાં) પાર્ટીશન કરવા માટે સૌથી ઓછા ઇન્ટરકનેક્શન કાપવા પડ્યા. દરેક પાર્ટીશનિંગ પગલા પર, તેઓએ દરેક પાર્ટીશનમાં ટર્મિનલ્સની સંખ્યા અને ઘટકોની સંખ્યાની નોંધ લીધી અને પછી પેટા-પાર્ટીશનોને આગળ વિભાજિત કર્યા. તેમને પરિણામી ટી વિરુદ્ધ જી પ્લોટ પર પાવર-લૉ નિયમ લાગુ થતો જોવા મળ્યો અને તેને "ભાડાનો નિયમ" નામ આપ્યું. ભાડાનો નિયમ એ હાલની ડિઝાઇનના અવલોકનો પર આધારિત પ્રયોગમૂલક પરિણામ છે, અને તેથી તે બિન-પરંપરાગત સર્કિટ આર્કિટેક્ચરના વિશ્લેષણ માટે ઓછું લાગુ પડે છે. જો કે, તે એક ઉપયોગી માળખું પ્રદાન કરે છે જેની સાથે સમાન આર્કિટેક્ચરની તુલના કરી શકાય છે. સૈદ્ધાંતિક આધાર ક્રિસ્ટી અને સ્ટ્રોબેન્ડ્ટે પાછળથી સજાતીય પ્રણાલીઓ માટે સૈદ્ધાંતિક રીતે ભાડાનો નિયમ મેળવ્યો અને ધ્યાન દોર્યું કે પ્લેસમેન્ટમાં પ્રાપ્ત થયેલ ઓપ્ટિમાઇઝેશનની માત્રા પરિમાણ, "ભાડાનો ઘાતાંક" દ્વારા પ્રતિબિંબિત થાય છે, જે સર્કિટ ટોપોલોજી પર પણ આધાર રાખે છે. ખાસ કરીને, મૂલ્યો ટૂંકા આંતરજોડાણોના મોટા અપૂર્ણાંકને અનુરૂપ હોય છે. ભાડાના નિયમમાં અચળાંકને એક જ લોજિક બ્લોક દ્વારા જરૂરી ટર્મિનલની સરેરાશ સંખ્યા તરીકે જોઈ શકાય છે. ખાસ કિસ્સાઓ અને એપ્લિકેશનોમાં સામાન્ય રીતે લોજિક બ્લોકની રેન્ડમ ગોઠવણી હોય છે. મોટા મૂલ્યો અશક્ય છે, કારણ કે સજાતીય પ્રણાલીમાં g તર્ક ઘટકો ધરાવતા કોઈપણ પ્રદેશ માટે ટર્મિનલની મહત્તમ સંખ્યા આના દ્વારા આપવામાં આવે છે. પી પરની નીચલી સીમાઓ ઇન્ટરકનેક્શન ટોપોલોજી પર આધાર રાખે છે, કારણ કે તમામ વાયરને ટૂંકા કરવા સામાન્ય રીતે અશક્ય છે. આ નીચલી મર્યાદાને ઘણીવાર "આંતરિક ભાડાનો ઘાતાંક" કહેવામાં આવે છે, જે ખ્યાલ સૌપ્રથમ હેગન એટ અલ દ્વારા રજૂ કરવામાં આવ્યો હતો. તેનો ઉપયોગ શ્રેષ્ઠ પ્લેસમેન્ટની લાક્ષણિકતા દર્શાવવા માટે અને સર્કિટની આંતરજોડાણ જટિલતાને માપવા માટે પણ થઈ શકે છે. ઊંચા (આંતરિક) ભાડાના ઘાતાંક મૂલ્યો ઉચ્ચ ટોપોલોજીકલ જટિલતાને અનુરૂપ છે. એક આત્યંતિક ઉદાહરણ () એ તર્ક બ્લોકની લાંબી સાંકળ છે, જ્યારે એક જૂથ પાસે છે. વાસ્તવિક 2D સર્કિટમાં, અત્યંત નિયમિત સર્કિટ (જેમ કે SRAM) માટે 0.5 થી લઈને રેન્ડમ લોજિક માટે 0.75 સુધીની શ્રેણી હોય છે. બી. એ. સી. પી. એ. સી. જેવા સિસ્ટમ પ્રદર્શન વિશ્લેષણ સાધનો સામાન્ય રીતે અપેક્ષિત વાયરિંગની લંબાઈ અને વાયરિંગની માંગની ગણતરી કરવા માટે ભાડાના નિયમનો ઉપયોગ કરે છે. ભાડાનો નિયમ ડ્રોસોફિલાના મગજના પ્રદેશોમાં લાગુ થતો હોવાનું દર્શાવવામાં આવ્યું છે, જેમાં દરવાજાને બદલે સિનેપ્સનો ઉપયોગ કરવામાં આવે છે, અને ચેતાકોષો જે પ્રદેશની અંદર અને બહાર પિન તરીકે વિસ્તરે છે. ભાડાના ઘાતાંકનો અંદાજ લગાવવો ભાડાના ઘાતાંકનો અંદાજ લગાવવા માટે, કોઈ પણ વ્યક્તિ ટોપ-ડાઉન પાર્ટીશનિંગનો ઉપયોગ કરી શકે છે, જેનો ઉપયોગ મિનિ-કટ પ્લેસમેન્ટમાં થાય છે. દરેક પાર્ટીશન માટે, પાર્ટીશન સાથે જોડાયેલા ટર્મિનલોની સંખ્યાની ગણતરી કરો અને પાર્ટીશનમાં લોજિક બ્લોકની સંખ્યા સાથે તેની સરખામણી કરો. ભાડાનો ઘાતાંક પછી આ ડેટાપૉઇન્ટને લોગ-લોગ પ્લોટ પર ફીટ કરીને શોધી શકાય છે, જેના પરિણામે ઘાતાંક p "'બને છે. શ્રેષ્ઠ રીતે પાર્ટીશન થયેલ સર્કિટ માટે, પરંતુ હવે આ વ્યવહારુ (સંશોધનાત્મક) પાર્ટીશનિંગ અભિગમો માટે કેસ નથી. પાર્ટીશનિંગ-આધારિત પ્લેસમેન્ટ અલ્ગોરિધમ્સ માટે. ભાડાના શાસનના પ્રદેશ II લેન્ડમેન અને રુસોને ભાડાના નિયમના "દૂરના અંત" ની નજીક, એટલે કે, મોટી સંખ્યામાં બ્લોકવાળા પાર્ટીશનો માટે, જે ભાડાના નિયમના "પ્રદેશ II" તરીકે ઓળખાય છે, ભાડાના નિયમમાં વિચલન જોવા મળ્યું હતું. નાના પાર્ટીશનો માટે પણ સમાન વિચલન અસ્તિત્વમાં છે અને સ્ટ્રોબેન્ડ દ્વારા શોધી કાઢવામાં આવ્યું છે, જેમણે તેને "પ્રદેશ III" નામ આપ્યું હતું. આઈ. બી. એમ. ના અન્ય એક કર્મચારી ડોનાથે શોધ્યું કે ભાડાના નિયમનો ઉપયોગ વી. એલ. એસ. આઈ. ચીપોમાં સરેરાશ વાયર લંબાઈ અને વાયર લંબાઈ વિતરણનો અંદાજ કાઢવા માટે થઈ શકે છે. આનાથી 1999માં સ્થપાયેલી સિસ્ટમ લેવલ ઇન્ટરકનેક્ટ આગાહી કાર્યશાળા અને વાયર લંબાઈની આગાહી પર કામ કરતા સમગ્ર સમુદાયને પ્રેરણા મળી (સ્ટ્રોબેન્ડ દ્વારા કરવામાં આવેલ સર્વેક્ષણ જુઓ). ત્યારથી પરિણામી વાયર લંબાઈના અંદાજોમાં નોંધપાત્ર સુધારો થયો છે અને હવે તેનો ઉપયોગ "તકનીકી સંશોધન" માટે થાય છે. ભાડાના નિયમનો ઉપયોગ આવા અંદાજોને પ્રાથમિકતા (એટલે કે, વાસ્તવિક પ્લેસમેન્ટ પહેલાં) કરવા માટે પરવાનગી આપે છે અને આમ ભાવિ સર્કિટ્સ અને તકનીકો વિશે મર્યાદિત માહિતીના આધારે ભાવિ તકનીકોના ગુણધર્મો (ઘડિયાળની આવર્તન, જરૂરી રાઉટીંગ સ્તરોની સંખ્યા, વિસ્તાર, શક્તિ) ની આગાહી કરે છે. ભાડાના નિયમ પર આધારિત કાર્યની વ્યાપક ઝાંખી સ્ટ્રોબેન્ડ દ્વારા પ્રકાશિત કરવામાં આવી છે. ઇલેક્ટ્રોનિક ડિઝાઇન ઓટોમેશન ઇન્ટિગ્રેટેડ સર્કિટ ડિઝાઇન નેટવર્ક આર્કિટેક્ચર નેટવર્ક ઓન અ ચિપ રેફરન્સ ગેટ એરે ઇલેક્ટ્રોનિક ડિઝાઇન ઓટોમેશન કમ્પ્યુટર આર્કિટેક્ચર સ્ટેટમેન્ટ પણ જુઓ.