Rigel (microprocessor)
રીગલ એ ડિજિટલ ઇક્વિપમેન્ટ કોર્પોરેશન (ડીઇસી) દ્વારા વિકસાવવામાં આવેલ અને ઘડવામાં આવેલ માઇક્રોપ્રોસેસર ચિપ સેટ હતો જેણે વીએએક્સ ઇન્સ્ટ્રક્શન સેટ આર્કિટેક્ચર (આઇએસએ) નો અમલ કર્યો હતો. તે 11 જુલાઈ 1989ના રોજ વીએએક્સ 6000 મોડલ 400ની રજૂઆત સાથે રજૂ કરવામાં આવી હતી, જે ચિપ સેટ દર્શાવતી પ્રથમ પ્રણાલી હતી. રિગલનો ઉપયોગ વીએએક્સ 4000 મોડલ 300 અને વીએએક્સસ્ટેશન 3100 મોડલ 76માં પણ કરવામાં આવ્યો હતો. ઉત્પાદન રીગલ સીપીયુને 35 થી 43 મેગાહર્ટઝનું મૂલ્યાંકન કરવામાં આવ્યું હતું. રીગલ ચિપસેટમાં અનેક ઉપકરણોનો સમાવેશ થતો હતોઃ REX520 સેન્ટ્રલ પ્રોસેસિંગ યુનિટ (જેને DC520 અથવા "P-ચિપ" તરીકે પણ ઓળખવામાં આવે છે) DC523 ફ્લોટિંગ-પોઇન્ટ યુનિટ (વિકાસ દરમિયાન કોડનેમ KIWI અથવા "F-ચિપ") DC592 કેશ કંટ્રોલર (વિકાસ દરમિયાન કોડનેમ COW અથવા "C-ચિપ") DC521 ઘડિયાળ ચિપ વધુમાં, વધુ બે ઉપકરણોએ VAX વેક્ટર પ્રોસેસર વિકલ્પ અમલમાં મૂક્યો હતો; તેમાં DC555 વેક્ટર રજિસ્ટર સેટ ચિપ (VERSE) અને DC556 વેક્ટર ડેટા પાથ ચિપ (FAVOR) નો સમાવેશ થતો હતો. રીગલ-આધારિત સિસ્ટમો માટે સહાયક ચીપોમાં આર. એસ. એસ. સી. (રીગલ સિસ્ટમ સપોર્ટ ચિપ) અને ઘિદ્રા, વી. એ. એક્સ. 4000 સિસ્ટમ ઇન્ટરફેસ ચિપનો સમાવેશ થાય છે. આરઇએક્સ520 રીગલ આર્કિટેક્ચર વીએએક્સ 8800 પ્રોસેસર પર આધારિત હતું. તેમાં છ તબક્કાની સૂક્ષ્મ સૂચના પાઇપલાઇન અને 64-એન્ટ્રી સંપૂર્ણ સહયોગી અનુવાદ દેખાવ-બાજુ બફર છે. રીગલ ચિપ સેટ વૈકલ્પિક વેક્ટર પ્રોસેસરને ટેકો આપે છે અને REX520 કોઈપણ વેક્ટર સૂચનાઓને ડીકોડ કરે છે અને REX520 દ્વારા વેક્ટર ઇન્ટરફેસ (VC) ચિપ પર પસાર કરે છે. REX520માં 2 KB એકીકૃત પ્રાથમિક કેશ છે, જે સૂચના કેશ તરીકે રૂપરેખાંકિત કરી શકાય છે અને CMOS સ્ટેટિક રેન્ડમ એક્સેસ મેમરી (SRAM) ચિપ્સ સાથે લાગુ કરાયેલ બાહ્ય 128 KB ગૌણ કેશ (બેકઅપ કેશ) છે. REX520માં બાહ્ય કેશ છે કારણ કે VAX 8800ની 64 KB પ્રાથમિક કેશને તે જ ડાઈ પર સંકલિત કરી શકાતી નથી. બેકઅપ કેશ નિયંત્રક વીસી ચિપ પર સ્થિત હતું. REX520માં 320,000 ટ્રાન્ઝિસ્ટરનો સમાવેશ થતો હતો, જેમાંથી 140,000 લોજિક માટે અને 180,000 મેમરી માટે છે. ડાઈનું માપ 12 મીમી બાય 12 મીમી (144 મીમી 2) છે. તે 224-લીડ સિરામિક લીડ પેકેજમાં પેક કરવામાં આવ્યું હતું. બનાવટ ચિપ સેટ DEC દ્વારા તેમની બીજી પેઢીની પૂરક મેટલ-ઓક્સાઇડ-સેમિકન્ડક્ટર (CMOS) પ્રક્રિયા, CMOS-2 માં બનાવવામાં આવ્યો હતો. આ પ્રક્રિયામાં ઓછામાં ઓછું 1.5 માઈક્રોન ફીચર કદ અને એલ્યુમિનિયમ ઇન્ટરકનેક્ટના બે સ્તર હતા. મારિયા મારિયા એ ડીઇસી દ્વારા તેમની 1 માઇક્રોન સીએમઓએસ-3 પ્રક્રિયામાં બનાવેલ રીગલ ચિપ સેટનું સુધારેલું સંસ્કરણ હતું, જેમાં 55 અને 71 મેગાહર્ટઝની વચ્ચે ઉચ્ચ ઘડિયાળની આવર્તન હતી. મારિયા સીપીયુ, એફપીયુ અને કેશ નિયંત્રકને અનુક્રમે ડીસી595, ડીસી596 અને ડીસી597 તરીકે નિયુક્ત કરવામાં આવ્યા હતા. રીગલ પરના ઉન્નતીકરણોમાં મારિયા CPUમાં 4 kB ફર્સ્ટ-લેવલ કેશ અને 32-બીટ ફિઝિકલ મેમરી એડ્રેસિંગ અને કેશ કંટ્રોલર ચિપમાં લાગુ કરાયેલ રાઈટ-બેક કેશીંગનો સમાવેશ થાય છે. મારિયાનો ઉપયોગ વેક્સ 6000 મોડલ 500, માઇક્રોવેક્સ 3100 મોડલ 80 અને વેક્સ સ્ટેશન 4000 મોડલ 60માં કરવામાં આવ્યો હતો. ધ કમ્પ્યુટર હિસ્ટ્રી સિમ્યુલેશન પ્રોજેક્ટ કે. એમ. આઈ. ખાતે ધ કમ્પ્યુટર હિસ્ટ્રી સિમ્યુલેશન પ્રોજેક્ટ "મારિયા" ખાતે સંદર્ભો "રીગલ". - સાઇટ દુરદાન, ડબ્લ્યુ. હ્યુગ એટ અલ. (1990). "વીએએક્સ 6000 મોડલ 400 ચિપ સેટની ઝાંખી". ડિજિટલ ટેકનિકલ જર્નલ, વોલ્યુમ 2, નંબર 2,1990. pp. 36-51. સ્લેટર, ડેબ્રા એલ. એટ અલ. (1990). "વીએએક્સવેક્ટર 6000 મોડલ 400 પર વેક્ટર પ્રોસેસિંગ". ડિજિટલ ટેકનિકલ જર્નલ, વોલ્યુમ 2, નંબર 2,1990. pp. 11-26. DEC માઇક્રોપ્રોસેસર્સ 32-બીટ માઇક્રોપ્રોસેસર્સ