Processing delay
પેકેટ સ્વિચિંગ પર આધારિત નેટવર્કમાં, પ્રક્રિયામાં વિલંબ એ સમય છે જે રાઉટરને પેકેટ હેડર પર પ્રક્રિયા કરવામાં લે છે. નેટવર્ક વિલંબમાં પ્રક્રિયામાં વિલંબ એ મુખ્ય ઘટક છે. પેકેટની પ્રક્રિયા દરમિયાન, રાઉટર પેકેટમાં બિટ-લેવલની ભૂલો ચકાસી શકે છે જે ટ્રાન્સમિશન દરમિયાન આવી હતી તેમજ પેકેટનું આગામી ગંતવ્ય ક્યાં છે તે નક્કી કરી શકે છે. હાઇ-સ્પીડ રાઉટર્સમાં પ્રક્રિયામાં વિલંબ સામાન્ય રીતે માઇક્રોસેકન્ડ્સ અથવા તેનાથી ઓછા ક્રમમાં હોય છે. આ નોડલ પ્રક્રિયા પછી, રાઉટર પેકેટને કતાર તરફ દોરી જાય છે જ્યાં વધુ વિલંબ થઈ શકે છે (કતારમાં વિલંબ). ભૂતકાળમાં, નેટવર્ક વિલંબના અન્ય સ્વરૂપોની સરખામણીમાં પ્રક્રિયામાં વિલંબને મહત્વહીન તરીકે અવગણવામાં આવ્યો છે. જો કે, કેટલીક પ્રણાલીઓમાં, પ્રક્રિયામાં વિલંબ ઘણો મોટો હોઈ શકે છે, ખાસ કરીને જ્યાં રાઉટર જટિલ એનક્રિપ્શન અલ્ગોરિધમ્સ કરી રહ્યા હોય અને પેકેટ સામગ્રીની તપાસ અથવા તેમાં ફેરફાર કરી રહ્યા હોય. કેટલાક નેટવર્ક્સ દ્વારા કરવામાં આવેલ ડીપ પેકેટ ઇન્સ્પેક્શન સુરક્ષા, કાનૂની અથવા અન્ય કારણોસર પેકેટ સામગ્રીની તપાસ કરે છે, જે ખૂબ મોટા વિલંબનું કારણ બની શકે છે અને આમ તે ફક્ત પસંદ કરેલા નિરીક્ષણ બિંદુઓ પર જ કરવામાં આવે છે. નેટવર્ક સરનામાંનું ભાષાંતર કરતા રાઉટર્સમાં પણ સામાન્ય પ્રક્રિયા વિલંબ કરતાં વધારે વિલંબ હોય છે કારણ કે તે રાઉટર્સે આવતા અને જતા બંને પેકેટોની તપાસ અને તેમાં ફેરફાર કરવાની જરૂર હોય છે. લેટેન્સી (એન્જિનિયરિંગ) સંદર્ભો ગ્રંથસૂચિ કમ્પ્યુટર નેટવર્કિંગઃ કુરોસ અને રોસ દ્વારા ટોપ-ડાઉન અભિગમ પણ જુઓ. છઠ્ઠી આવૃત્તિ કમ્પ્યુટર નેટવર્કિંગ પેકેટો (માહિતી ટેકનોલોજી) કમ્પ્યુટર એન્જિનિયરિંગ