Frequency divider
આવર્તન વિભાજક, જેને ઘડિયાળ વિભાજક અથવા સ્કેલર અથવા પ્રિસ્કેલર પણ કહેવાય છે, તે એક સર્કિટ છે જે આવર્તનનો ઇનપુટ સંકેત લે છે, અને આવર્તનનો આઉટપુટ સંકેત ઉત્પન્ન કરે છેઃ જ્યાં પૂર્ણાંક છે. ફેઝ-લોક લૂપ ફ્રિક્વન્સી સિન્થેસાઇઝર્સ સંદર્ભ ફ્રિક્વન્સીની બહુવિધ ફ્રિક્વન્સી પેદા કરવા માટે ફ્રિક્વન્સી ડિવાઇડર્સનો ઉપયોગ કરે છે. આવૃત્તિ વિભાજક એનાલોગ અને ડિજિટલ બંને કાર્યક્રમો માટે લાગુ કરી શકાય છે. એનાલોગ એનાલોગ ફ્રિક્વન્સી ડિવાઇડર્સ ઓછા સામાન્ય છે અને તેનો ઉપયોગ માત્ર ખૂબ ઊંચી ફ્રિક્વન્સી પર થાય છે. આધુનિક આઇ. સી. તકનીકોમાં અમલમાં મૂકાયેલા ડિજિટલ ડિવાઇડર્સ દસ ગીગાહર્ટ્ઝ સુધી કામ કરી શકે છે. રિજનરેટિવ એ રિજનરેટિવ ફ્રિક્વન્સી ડિવાઇડર, જેને મિલર ફ્રિક્વન્સી ડિવાઇડર તરીકે પણ ઓળખવામાં આવે છે, તે ઇનપુટ સિગ્નલને મિકસરના પ્રતિસાદ સિગ્નલ સાથે મિશ્રિત કરે છે. પ્રતિસાદ સંકેત છે. આ મિશ્રણકર્તાના ઉત્પાદન પર સરવાળો અને તફાવત આવર્તન ઉત્પન્ન કરે છે. લો પાસ ફિલ્ટર ઉચ્ચ આવર્તનને દૂર કરે છે, અને આવર્તનને વિસ્તૃત કરવામાં આવે છે અને તેને ફરીથી મિશ્રણમાં દાખલ કરવામાં આવે છે. ઇન્જેક્શન-લોક કરેલું મુક્ત રીતે ચાલતું ઓસિલેટર કે જે તેને આપવામાં આવતા ઉચ્ચ-આવર્તન સંકેતની થોડી માત્રા ધરાવે છે, તે ઇનપુટ સંકેત સાથે તબક્કાવાર ઓસિલેટ થવાનું વલણ ધરાવે છે. ટેલિવિઝનના વિકાસમાં આવા આવર્તન વિભાજક આવશ્યક હતા. તે ઈન્જેક્શન લૉક કરેલા ઓસિલેટરની જેમ જ કામ કરે છે. ઈન્જેક્શન-લોક ફ્રિક્વન્સી ડિવાઇડરમાં, ઇનપુટ સિગ્નલની ફ્રિક્વન્સી ઓસિલેટરની ફ્રી-રનિંગ ફ્રિક્વન્સીની બહુવિધ (અથવા અપૂર્ણાંક) હોય છે. જ્યારે આ આવર્તન વિભાજક બ્રોડબેન્ડ સ્થિર (અથવા ફ્લિપ-ફ્લોપ-આધારિત) આવર્તન વિભાજક કરતાં ઓછી શક્તિ ધરાવતા હોય છે, ત્યારે ખામી તેમની ઓછી લોકીંગ શ્રેણી છે. આઇ. એલ. એફ. ડી. લોકીંગ શ્રેણી ઓસિલેટર ટાંકીના ગુણવત્તા પરિબળ (ક્યૂ) ના વ્યસ્ત પ્રમાણમાં હોય છે. ઇન્ટિગ્રેટેડ સર્કિટ ડિઝાઇનમાં, આ આઈ. એલ. એફ. ડી. ને પ્રક્રિયાની વિવિધતાઓ પ્રત્યે સંવેદનશીલ બનાવે છે. ડ્રાઇવિંગ સર્કિટની ટ્યુનિંગ રેન્જ (ઉદાહરણ તરીકે, વોલ્ટેજ-નિયંત્રિત ઓસિલેટર) આઈ. એલ. એફ. ડી. ની ઇનપુટ લોકિંગ રેન્જમાં હોવી જોઈએ તેની ખાતરી કરવા માટે કાળજી લેવી આવશ્યક છે. ડિજિટલ પાવર-ઓફ-2 પૂર્ણાંક વિભાજન માટે, એક સરળ દ્વિસંગી કાઉન્ટરનો ઉપયોગ કરી શકાય છે, જે ઇનપુટ સિગ્નલ દ્વારા ક્લોક કરવામાં આવે છે. ઓછામાં ઓછું નોંધપાત્ર આઉટપુટ બીટ ઇનપુટ ઘડિયાળના અડધા દરે વૈકલ્પિક થાય છે, આગામી બીટ 1/4 દરે, ત્રીજો બીટ 1/8 દરે, વગેરે. ફ્લિપફ્લોપ્સની ગોઠવણી એ પૂર્ણાંક-એન વિભાજન માટેની ઉત્તમ પદ્ધતિ છે. આવા વિભાજન આવર્તન અને તબક્કા તાપમાન સહિત પર્યાવરણીય વિવિધતાઓ પર સ્રોત સાથે સુસંગત છે. સૌથી સરળ રૂપરેખાંકન એ શ્રેણી છે જેમાં દરેક ફ્લિપ-ફ્લોપ વિભાજન-બાય-2 હોય છે. આમાંથી ત્રણની શ્રેણી માટે, આવી પ્રણાલીને 8 વડે વિભાજીત કરવામાં આવશે. ફ્લિપ-ફ્લોપ્સની સાંકળમાં વધારાના લોજિક ગેટ્સ ઉમેરીને, અન્ય વિભાજન ગુણોત્તર મેળવી શકાય છે. સંકલિત સર્કિટ તર્ક પરિવારો કેટલાક સામાન્ય વિભાજન ગુણોત્તર માટે સિંગલ-ચિપ ઉકેલ પ્રદાન કરી શકે છે. ડિજિટલ સિગ્નલને સમ પૂર્ણાંક ગુણાંક દ્વારા વિભાજિત કરવા માટેનું બીજું લોકપ્રિય સર્કિટ જ્હોનસન કાઉન્ટર છે. આ એક પ્રકારનું શિફ્ટ રજિસ્ટર નેટવર્ક છે જે ઇનપુટ સિગ્નલ દ્વારા ક્લોક કરવામાં આવે છે. છેલ્લા રજિસ્ટરનું પૂરક આઉટપુટ પ્રથમ રજિસ્ટરના ઇનપુટ પર પાછું આપવામાં આવે છે. આઉટપુટ સિગ્નલ એક અથવા વધુ રજિસ્ટર આઉટપુટમાંથી મેળવવામાં આવે છે. ઉદાહરણ તરીકે, 3-રજિસ્ટર જોનસન કાઉન્ટર સાથે ડિવાઇડ-બાય-6 ડિવાઇડર બનાવી શકાય છે. કાઉન્ટરની છ માન્ય કિંમતો 000,100,110,111,011 અને 001 છે. આ પેટર્ન દરેક વખતે પુનરાવર્તન થાય છે જ્યારે ઇનપુટ સિગ્નલ નેટવર્કને ઘડિયાળ કરે છે. દરેક રજિસ્ટરનું આઉટપુટ એ એફ/6 ચોરસ તરંગ છે જેમાં રજિસ્ટર વચ્ચે 120° ફેઝ શિફ્ટ હોય છે. વધારાના પૂર્ણાંક વિભાજક પ્રદાન કરવા માટે વધારાના રજિસ્ટર ઉમેરી શકાય છે. મિશ્ર સંકેત (વર્ગીકરણઃ અસિંક્રોનસ અનુક્રમિક તર્ક) પૂર્ણાંક-એન વિભાજન માટે ડી ફ્લિપ-ફ્લોપ્સની ગોઠવણી એ એક ઉત્તમ પદ્ધતિ છે. આવા વિભાજન આવર્તન અને તબક્કા તાપમાન સહિત પર્યાવરણીય વિવિધતાઓ પર સ્રોત સાથે સુસંગત છે. સૌથી સરળ રૂપરેખાંકન એ શ્રેણી છે જેમાં દરેક ડી ફ્લિપ-ફ્લોપ એ ડિવાઇડ-બાય-2 છે. આમાંથી ત્રણની શ્રેણી માટે, આવી પ્રણાલીને 8 વડે વિભાજીત કરવામાં આવશે. વધુ જટિલ રૂપરેખાંકનો જોવા મળ્યા છે જે વિચિત્ર પરિબળો પેદા કરે છે, જેમ કે વિભાજન-બાય-5. પ્રમાણભૂત, ક્લાસિક લોજિક ચિપ્સ કે જે આ અથવા સમાન આવર્તન વિભાજન કાર્યોને અમલમાં મૂકે છે તેમાં 7456,7457,74292 અને 74294 નો સમાવેશ થાય છે. (7400 શ્રેણીની યાદી અને 4000 શ્રેણીની તર્ક ચીપોની યાદી જુઓ) અપૂર્ણાંક-એન સંશ્લેષણ એ અપૂર્ણાંક-એન આવૃત્તિ સંશ્લેષકનું નિર્માણ બે પૂર્ણાંક વિભાજક, વિભાજન-દ્વારા-એન, અને વિભાજન-દ્વારા-(એન + 1) આવૃત્તિ વિભાજકનો ઉપયોગ કરીને કરી શકાય છે. મોડ્યુલસ નિયંત્રક સાથે, n ને બે મૂલ્યો વચ્ચે ફેરવવામાં આવે છે જેથી વી. સી. ઓ. એક બંધ આવૃત્તિ અને બીજી વચ્ચે ફેરબદલ કરે. વી. સી. ઓ. આવર્તન પર સ્થિર થાય છે જે બે બંધ આવૃત્તિઓની સમય સરેરાશ છે. આવર્તન વિભાજક બે વિભાજક મૂલ્યો પર કેટલો સમય વિતાવે છે તેની ટકાવારીમાં ફેરફાર કરીને, બંધ થયેલ વી. સી. ઓ. ની આવર્તન ખૂબ જ સૂક્ષ્મ ગ્રાન્યુલારિટી સાથે પસંદ કરી શકાય છે. ડેલ્ટા-સિગ્મા જો n વડે ભાગાકાર અને (n + 1) વડે ભાગાકારનો ક્રમ સામયિક હોય, તો ઇચ્છિત આવર્તન ઉપરાંત વી. સી. ઓ. આઉટપુટ પર બનાવટી સંકેતો દેખાય છે. ડેલ્ટા-સિગ્મા અપૂર્ણાંક-એન વિભાજક સમય-સરેરાશ ગુણોત્તર જાળવી રાખીને એન અને (એન + 1) ની પસંદગીને રેન્ડમાઇઝ કરીને આ સમસ્યાને દૂર કરે છે. આ પણ જુઓ તબક્કો-બંધ લૂપ પ્રેસ્કેલર પલ્સ-ગળી જાય છે કાઉન્ટર અને પલ્સ-ગળી જાય છે વિભાજક સંદર્ભો બાહ્ય કડીઓ ડેલ્ટા-સિગ્મા અપૂર્ણાંક-એન સિન્થેસાઇઝર્સ ઉચ્ચ આવર્તન પુનઃજનન આવર્તન વિભાજકનો અભ્યાસ ઇલેક્ટ્રોનિક સર્કિટ્સ