이 클린룸 CPU 코어는 2단계 또는 3단계 파이프라인으로 VHDL로 구현됩니다. 이 코어는 자일링스 FPGA에서 MHz로 실행되고 있으며, 알테라 FPGA에서도 검증되었습니다. 플라즈마 CPU와 플라즈마 RTOS 및 TCPIP 프로토콜 스택은 이제 자일링스 FPGA에서 라이브 웹 서버를 실행하고 있습니다.

This clean room CPU core is implemented in VHDL with either a two or threestage pipeline. It is running at MHz on a Xilinx FPGA and also verified on an Altera FPGA. The Plasma CPU along with the Plasma RTOS and TCPIP protocol stack are now running a live Web Server on a Xilinx FPGA.