은 제곱 AD 컨버터의 한 실시예의 블록 다이어그램입니다. 그림 2는 코드도플러 조합당 코드 레지스터 이동 횟수를 줄이는 데이터 메모리, 복제 생성, 병렬 상관기 조직을 결합한 블록 다이어그램입니다. 그림.

is a block diagram of one embodiment of a squaring AD converter FIG. is a block diagram of a combined datamemory, replicageneration, parallelcorrelator organization that reduces the number of code register shifts per codeDoppler combination. FIG.