Mojo, Fpga.
clock ให้ใช้ แต่ว่ามีความถี่ที่ 50 MHz เร็วเกินไปสำหรับตามนุษย์เราจึงต้องทำการลดความถี่ลดให้อยู่ในระดับที่เราจะสังเกตุได้ ในการลดความถี่เราจะใช้อุปกรณ์ที่มีชื่อว่า ตัวหารความถี่ ทำหน้าที่ลดความถี่ตามที่เราต้องการได้ Create file VHDL Module ของ Divider เลือกเป็น VHDL module Source Code สำหรับ