Vhdl, Eletrônica, Júpiterrecife, Tutorial, Básico.
(a(1) XOR b(1)); S2 <= NOT (a(2) XOR b(2)); S3 <= NOT (a(3) XOR b(3)); q <= S0 AND S1 AND S2 AND S3; end behaviour; Observe que: Os sinais são declarados entre a linha que define a arquitetura e a palavra reservada begin; Um convenção é utilizar o nome dos sinais sempre em maiúsculo; Não é