Computer System, Computer Science, Operating Systems.
versa, at the cost of a potential increase in capacity misses. 通常分为指令缓存i-cache，数据缓存d-cache，各自有独立的优化策略。例如i-cache通常是只读的，容量更小，相连度不同。 高速缓存参数性能影响 缓存大小 更大能提高命中率，但运行更慢，会增加命中时间。这解释了L1到L3缓存大小逐级增大的原因。 block大小 更大的block更充分利用空间局部性，提高命中率；但同时cache line数量更少，损害时间局部性反而更多地影响命中率，且传送时间更长。 相连度 更大的相连度降低冲突不命中出现抖动（false