CMOS回路ってなんですか？
CMOS CMOS（シーモス、Complementary Metal-Oxide-Semiconductor; 相補型MOS）とは、P型とN型のMOSFETをディジタル回路（論理回路）で相補的に利用する回路方式[注釈 1]、およびそのような電子回路やICのことである[1]。また、そこから派生し多義的に多くの用例が観られる（『#その他の用例』参照）。
相補型MOS（CMOS）プロセスは、フェアチャイルドセミコンダクター社のフランク・ワンラスが考案し、翌1963年にワンラスとチータン・サー（英語版）が学会で発表したのが始まりである。RCA社は1960年代後半に「COS-MOS」という商標で商品化し[2]、他のメーカーに別の名称を探させ、1970年代前半には「CMOS」が標準的な名称となるに至った。
微細化 微細化は、インテル、AMD(かつてのATIを含む)、NVIDIA、サムスンなどの半導体メーカーにとって価格と性能を改善する上で重要となる。
2000年代の例として、Cedar Mill Pentium 4プロセッサ(90 nm(英語版)CMOSから65 nm(英語版)CMOS)、Penryn Core 2プロセッサ(65 nm(英語版)CMOSから45 nm(英語版)CMOS)、Brisbane Athlon 64 X2プロセッサ(90 nm(英語版)SOIから65 nm(英語版)SOI)、ATIとNVIDIA両方の様々な世代のGPUがある。
2010年1月、Clarkdale Core i5とCore i7プロセッサをリリースした。 それまでのNehalemマイクロアーキテクチャを用いた45 nm(英語版)プロセスから微細化した32 nm(英語版)プロセスで製造された。 インテルは特にチック・タックモデルによる定期的な頻度での製品性能の改善のために微細化に注力していた。 このビジネスモデルでは、マイクロアーキテクチャが新しくなること(チック)に続いて、そのマイクロアーキテクチャで微細化(トック)をすることで性能を改善する。
汎用ロジックIC これらの規格は「74」とそれに続く番号の間に1-3文字のアルファベットを含めることにより示される。例えば、Low power Schottkyの6回路Inverter回路であれば、「74LS04」となる。後述のCMOSタイプの74HCシリーズ等も同様である。
稀に上記のタイプによっては、高速化のために、独自のピン配置としているものもあるが、一般的に入手可能なLSタイプやHCタイプでは、このような例外はない。
CMOS汎用ロジックICシリーズは、単電源でCMOSレベルの入出力インターフェースに統一されたものである。CMOS汎用ロジックICは、1968年に米RCA社が開発した4000シリーズが当初、標準であったが、先に普及したTTLとは互換性が無かった。後にTTLの74シリーズと機能・ピン配置互換で、動作速度も同等でありながら消費電力の少ないシリーズが登場したため、TTLを置換え普及した。
榎本忠儀 世界最大容量(160K bit)の連想メモリを搭載した上記DISPはIEEE(米国電気電子学会) Journal of Solid-State Circuits (JSSC)Best Paper Award(1992年)を、平方根回路はIEEE Asia and South Pacific Design Automation Conference (ASP-DAC) Best Design Award (Special Feature Award) (2006年)を受賞した。
回路を並列化・パイプライン化して高速化する技術として、並列差分絶対値和回路(米国特許 第4,849,921号)(1989年)、並列ALU(カナダ 特許第1,257,003号)(1989年)、桁上げの無い冗長二進数演算を生かした積和演算回路(米国特許 第4,985,861号)(1991年)、浮動小数点乗算/除算/論理演算器(1991年)、プログラム方式チップ搭載型クロックパルス発生回路)(1993年)、ALUの高速例外処理手法と回路)(1993年)、等の発明がある。回路を小型化およびクリティカルパスを短縮して高速化する技術として、多入力演算器(特開平10-269197)(1998年)、差分絶対値和回路(2001年)、マルチプレクサ(2004年)、等の開発がある。
LSIの動作時消費電力(Pat)は充放電電流による消費電力(Pcd)と貫通電流による消費電力(Psc)の和である。Pcdは論理ゲート数(G)、クロック周波数(f)、電源電圧(V)の2乗に比例する。fを維持したまま、無条件でPcdを削減する第1の手段はGの削減、第2の手段はクリティカルパスのゲート段数(g)の短縮によるVの降圧、である。 CMOS差分絶対値和回路に2段パイプライン方式を導入し、累算回路部の1/2(上位ビット部)をカウンタに置換することにより、G、gを大幅に削減した。この結果、f(=220MHz)を維持したまま、Vを73%に降圧できた。従って、Pcdが従来形の55.2%に低減された。回路アーキテクチャや信号処理アルゴリズムの改良により、G、gを削減したCMOS平方根回路も開発した。Vを77%に降圧することができたので、f(=570MHz)を維持したまま、Patが従来の27.1%に削減された。本平方根回路はIEEE(米国電気電子学会)ASP-DAC Univers
高周波回路 極高周波(数GHz以上)の世界では、量子力学のように信号と波が同じように扱われる(あくまでも似ているというだけであり、高周波である波が量子と同じものというわけではない)ため、電圧と電流が同時に計測できない。そのため、Sパラメータなどの電力で考えて設計する。 また、回路素子が持つ微小な浮遊容量・浮遊インダクタンスが素子特性に影響する。 更に、信号が波として伝播するため、信号を計測するのに不確定性原理が作用する。 浮遊容量・浮遊インダクタンスを含めたインピーダンスのマッチングが重要になる(インピーダンス整合)。
根本的な考えは、マクスウェルの方程式から導出される高周波信号の伝播方程式による(分布定数回路)。 プリント基板や、集積回路内部の電磁場解析は、もっぱら、コンピュータを用いてマクスウェルの方程式を解く。
回路の配線・抵抗・コンデンサ・インダクタンスなどは、およそ1GHzを超えるような高周波で特性が変化し、それぞれに抵抗・コンデンサ・インダクタンスが新たに存在する等価回路に置き換わる。
フランク・ワンラス また、ナトリウムイオンドリフトによるMOSトランジスタのしきい値電圧安定化の解決に貢献したことでも記憶されている。
1991年に、IEEE Solid-State Circuits Awardを受賞。
MOSFETと集積回路の誕生から50周年を迎えた2009年、ワンラスはCMOSロジックの発明で全米発明家殿堂入りを果たした。彼は、MOSFET(モハメッド・M・アタラ、ダウォン・カーン)、プレーナプロセス(ジャン・ヘルニ)、EPROM(ドブ・フローマン)、分子線エピタキシー(アルフレッド・チョー)などの半導体技術の発明者とともに、半導体のパイオニアを祝う2009年のクラスの一人であった。
ファンアウト CMOSの場合、入力回路に電流はほとんど流れない。その反面、出力回路が入力回路の入力容量を充電する必要がある。
CL:出力回路の負荷容量 CIN:入力回路の入力容量
ファンアウト = CL / CIN
固体撮像素子 固体撮像素子には様々な分類法があるが、一例を上げれば、材料・素子・電荷の転送方式など半導体技術や電子工学の観点からの分類、走査方式や用途からの分類、などといった分類がある。
いわゆる半導体プロセス等の技術的方式からの分類である。現在、固体撮像素子の主流はCCDイメージセンサとCMOSイメージセンサである。いずれも光を検出して電荷を発生させるフォトダイオードを光電変換素子に使用するが、その構造の違いによる最も大きな特徴は、変換された電荷の転送方式が異なることである。CCDは隣同士で並んでいるセルに順番に電荷を受け渡すことで順次データを読み出す(シーケンシャルアクセス)方式のデバイスであるのに対し、CMOSセンサはメモリチップのようにロウとカラムで直接データを読み出す(ランダムアクセス)方式のデバイスであることである。構造の違いなどによる、両者の主な特徴をまとめると次のようになる。
最初に実用化された固体撮像素子はCCDイメージセンサで、画質も後発のCMOSイメージセンサを凌駕していたものの、製造には専用の生産ラインが必要なため、CMOSイメージセンサと比較して2から4倍くらい高額だった。既存のCMOSプロセスを流用して製造できるCMOSイメージセンサはCCDイメージセンサよりも消費電力も少なく、原理的にスミアやブルーミングが発生しないという長所があり、高速読み出しも可能で論理回路を同一製造プロセスで組み込めることから、画像処理回路をオンチップ化して画像認識デバイス等へ応用が進み、現在ではCCDと比較して劣っていた画質も改善して上回る製品もある。
等価回路 電気回路では、オームの法則をはじめとして、キルヒホッフの法則、テブナンの定理、ノートンの定理などの交流回路理論の基礎的な事項を用いて、複雑な構成を有する回路を簡略化し等価回路を作成することができる。
例えば、オームの法則、キルヒホッフの法則を適用すれば、インピーダンス素子を直列接続や並列接続した構成の回路を最小限の素子に置き換えることができる。
テブナンの定理、ノートンの定理を用いることにより、電圧源、電流源となる電源、インピーダンスを含む回路網において、任意の2点間に対する等価回路を生成することができる。