VHDL VHDL VHSIC HDL Very_High_Speed_Integrated Circuit_Hardware_Description_Language tạm dịch Ngôn_ngữ Mô_tả Phần_cứng cho Vi_mạch tích_hợp Tốc_độ cao là một ngôn_ngữ_lập_trình dùng để mô_tả phần_cứng dùng trong thiết_kế điện_tử tự_động để mô_tả những hệ_thống điện_tử và bán điện_tử như FPGA và các vi_mạch tích_hợp VHDL còn được dùng như là một ngôn_ngữ đa_dụng trong lập_trình song_song Lịch_sử Vào năm 1983 VHDL được khai_triển theo yêu_cầu của Bộ Quốc_phòng Hoa_Kỳ để ghi lại hành_vi của các mạch ASIC mà các công_ty cung_cấp linh_kiện đang dùng trong thiết_bị của họ Chuẩn_MIL_STD 454N Yêu_cầu 64 Mục 4 5 1 Ghi_chép về ASIC bằng VHDL có chỉ_định rõ yêu_cầu ghi_chép tư_liệu của Các thiết_bị Vi_điện_tử bằng ngôn_ngữ VHDL Ý_tưởng giả_lập các mạch ASIC chỉ từ thông tin trong các tư_liệu trên cuốn_hút đến_nỗi các trình giả_lập mạch logic được phát_triển để đọc định_dạng file VHDL này Bước phát_triển tiếp sau đó là các công_cụ tổng_hợp mạch logic đọc mã VHDL và xuất ra cách cài_đặt bằng phần_cứng của mạch đã cho Do Bộ Quốc_phòng Hoa_Kỳ yêu_cầu cú_pháp của VHDL gần với Ada nhất có_thể để tránh phải phát_minh lại các khái_niệm đã có sẵn và được thực_nghiệm kĩ từ trước trong ngôn_ngữ Ada_VHDL mượn khá nhiều khái_niệm và cú_pháp ngôn_ngữ từ Ada_Phiên bản đầu_tiên của VHDL được thiết_kế dựa theo chuẩn IEEE 1076 1987 bao_gồm các kiểu dữ_liệu như BULLET Số_nguyên và số_thực BULLET Logic bit và boolean BULLET Kí_tự BULLET Thời_gian BULLET Mảng bit codice _ 1 BULLET Mảng kí_tự string Phần_mềm liên_quan Bảng dưới đây là danh_sách tổng_hợp các phần_mềm trình giả_lập liên_quan đến ngôn_ngữ VHDL Xem thêm BULLET Về VHDL chính nó BULLET numeric std một thư_viện hỗ_trợ cho VHDL cung_cấp các hàm tính_toán với vector BULLET Ngôn_ngữ khác BULLET Ngôn_ngữ mô_tả phần_cứng Altera_AHDL_BULLET_Verilog BULLET SystemC_BULLET_SystemVerilog_BULLET Chisel_BULLET_Phần cứng BULLET Vi_mạch chuyên_dụng Application specific Integrated_Circuit_ASIC_BULLET Vi_mạch lập_trình được Complex_Programmable_Logic_Device CPLD BULLET Mảng cổng lập_trình được Field programmable Gate_Array_FPGA_BULLET Khái_niệm cấp cao về thiết_kế phần_cứng BULLET Chuyển_đổi thanh ghi mức cực cổng Register transfer Level_RTL một mô_hình thiết_kế mạch điện_tử BULLET Tự_động_hoá thiết_kế điện_tử Tham_khảo BULLET Bryan_Mealy_Fabrizio_Tappero February 2012 Free_Range_VHDL_The no frills guide to writing powerful VHDL code for your digital implementations freerangefactory org BULLET Sandstrom presents a table relating VHDL constructs to Verilog constructs BULLET Janick_Bergeron_Writing_Testbenches Functional_Verification of HDL Models 2000 ISBN 0 7923 7766 4 The_HDL_Testbench_Bible Liên_kết ngoài BULLET IEEE VASG VHDL Analysis and Standardization_Group nhóm công_tác chính_thức của VHDL BULLET Nhóm tin Usenet codice _ 2 liên_kết Usenet_Google_Groups_BULLET Trang_FAQ các câu hỏi thường gặp tại VHDL org trang_chủ của Tổ_chức Sáng_kiến Hệ_thống Accellera_BULLET_Ví dụ và thủ_thuật lập_trình VHDL trên blog cá_nhân VHDL Guru_BULLET_Diễn đàn trực_tuyến Overmapped
VHDL