b"\n_START_ARTICLE_\nBus (inform\xc3\xa0tica)\n_START_PARAGRAPH_\nEn arquitectura d'ordinadors, un bus \xc3\xa9s un sistema digital que transfereix dades entre els components d'una computadora o entre computadores. Est\xc3\xa0 format per cables o pistes en un circuit impr\xc3\xa8s, dispositius com a resist\xc3\xa8ncies i condensadors a m\xc3\xa9s de circuits integrats. _NEWLINE_En els primers computadors electr\xc3\xb2nics, tots els busos eren de tipus paral\xc2\xb7lel, de manera que la comunicaci\xc3\xb3 entre les parts d'ordinador es feia per mitj\xc3\xa0 de cintes o moltes pistes al circuit impr\xc3\xa8s, en els quals cada conductor t\xc3\xa9 una funci\xc3\xb3 fixa i la connexi\xc3\xb3 \xc3\xa9s senzilla requerint \xc3\xbanicament ports d'entrada i de sortida per cada dispositiu._NEWLINE_Per\xc3\xb2, la tend\xc3\xa8ncia dels \xc3\xbaltims anys \xc3\xa9s l'\xc3\xbas de busos serials com l'USB, per comunicacions amb perif\xc3\xa8rics i el reempla\xc3\xa7ament de busos paral\xc2\xb7lels per connectar tota mena de dispositius. S\xc3\xb3n connexions amb l\xc3\xb2gica complexa que requereixen en alguns casos gran poder de c\xc3\xb2mput en els mateixos dispositius, per\xc3\xb2 que tenen grans avantatges davant del bus paral\xc2\xb7lel que \xc3\xa9s menys intel\xc2\xb7ligent._NEWLINE_Hi ha diferents especificacions que defineixen un conjunt de busos de caracter\xc3\xadstiques mec\xc3\xa0niques com connectors, cables i targetes, a m\xc3\xa9s de protocols el\xc3\xa8ctrics i de senyals.\n_START_SECTION_\nFuncionament\n_START_PARAGRAPH_\nLa funci\xc3\xb3 del Bus \xc3\xa9s la de permetre la connexi\xc3\xb3 l\xc3\xb2gica entre diferents subsistemes d'un sistema digital, enviant dades entre dispositius de diferents ordres: des de dins dels mateixos circuits integrats, fins a equips digitals complets que formen part de supercomputadores. _NEWLINE_La majoria dels busos estan basats en conductors met\xc3\xa0l\xc2\xb7lics pels quals es transmeten senyals el\xc3\xa8ctrics que s\xc3\xb3n enviats i rebuts amb l'ajuda d'integrats que tenen una interf\xc3\xadcie del bus donat i s'encarreguen de manejar els senyals i lliurar-los com a dades \xc3\xbatils. Els senyals digitals que es transmeten s\xc3\xb3n de dades, d'adreces o senyals de control. _NEWLINE_Els busos defineixen la seva capacitat d'acord amb la freq\xc3\xbc\xc3\xa8ncia m\xc3\xa0xima d'enviament i l'ample de les dades. En general aquests valors s\xc3\xb3n inversament proporcionals: si es t\xc3\xa9 una alta freq\xc3\xbc\xc3\xa8ncia, l'ample de dades ha de ser petit. Aix\xc3\xb2 es deu al fet que la interfer\xc3\xa8ncia entre els senyals (crosstalk) i la dificultat de sincronitzar, creixen amb la freq\xc3\xbc\xc3\xa8ncia, de manera que un bus amb pocs senyals \xc3\xa9s menys susceptible a aquests problemes i pot funcionar a alta velocitat. _NEWLINE_Tots els busos d'ordinador t\xc3\xa9 funcions especials com les interrupcions i les DMA que permeten que un dispositiu perif\xc3\xa8ric accedeixi a una CPU o la mem\xc3\xb2ria utilitzant el m\xc3\xadnim de recursos.\n_START_SECTION_\nPrimera Generaci\xc3\xb3\n_START_PARAGRAPH_\nBus Backplane del PDP-11 juntament amb algunes targetes._NEWLINE_Els primers computadors tenien 2 sistemes de busos, un per a la mem\xc3\xb2ria i altre per als altres dispositius. La CPU havia d'accedir a dos sistemes amb instruccions per a cadascun, protocols i sincronitzacions diferents._NEWLINE_L'empresa DEC va notar que l'\xc3\xbas de dos busos no era necessari si es combinaven les adreces de mem\xc3\xb2ria amb els dels perif\xc3\xa8rics en un sol espai de mem\xc3\xb2ria (mapeig), de manera que l'arquitectura se simplificava estalviant costos de fabricaci\xc3\xb3 en equips fabricats en massa, com eren els primers minicomputadors._NEWLINE_Els primers microcomputadors es basaven en la connexi\xc3\xb3 de diverses targetes de circuit impr\xc3\xa8s a un bus Backplane passiu que servia d'eix al sistema. En aquest bus es connectava la targeta de CPU que realitza les funcions d'\xc3\xa0rbitre de les comunicacions amb les altres targetes de dispositiu connectades; les targetes inclo\xc3\xafen la mem\xc3\xb2ria, controladores de disquet i disc, adaptadors de v\xc3\xaddeo. La CPU escrivia o llegia les dades apuntant a l'adre\xc3\xa7a que tingu\xc3\xa9s el dispositiu buscat en l'espai \xc3\xbanic d'adreces fent que la informaci\xc3\xb3 flu\xc3\xads a trav\xc3\xa9s del bus principal._NEWLINE_Entre les implementacions m\xc3\xa9s conegudes, estan els busos Bus S-100 i el Bus ISA usats en diversos microcomputadors dels 70 i 80. En ambd\xc3\xb3s, el bus era simplement una extensi\xc3\xb3 del bus del processador de manera que funcionava a la mateixa freq\xc3\xbc\xc3\xa8ncia. Per exemple en els sistemes amb processador Intel 80286 el bus ISA tenia 6 o 8 MHz de freq\xc3\xbc\xc3\xa8ncia depenent del processador.\n_START_SECTION_\nSegona generaci\xc3\xb3\n_START_PARAGRAPH_\nEl fet que el bus fos passiu i que us\xc3\xa9s la CPU com control, representava diversos problemes per a l'ampliaci\xc3\xb3 i modernitzaci\xc3\xb3 de qualsevol sistema amb aquesta arquitectura. A m\xc3\xa9s que la CPU utilitzava una part considerable de la seva pot\xc3\xa8ncia a controlar el bus. Des que els processadors van comen\xc3\xa7ar a funcionar amb freq\xc3\xbc\xc3\xa8ncies m\xc3\xa9s altes, es va fer necessari jerarquitzar els busos d'acord amb la seva freq\xc3\xbc\xc3\xa8ncia: es va crear el concepte de bus de sistema (connexi\xc3\xb3 entre el processador i la RAM) i de busos d'expansi\xc3\xb3, fent necessari l'\xc3\xbas d'un Chipset per a connectar tota mena de computadores no s'utilitza el circuit integrat._NEWLINE_El bus ISA utilitzat com backplane en el PC IBM original va passar de ser un bus de sistema a un de expasi\xc3\xb3, deixant el seu arbitratge a un integrat del chipset i implementant un bus a una freq\xc3\xbc\xc3\xa8ncia m\xc3\xa9s alta per a connectar la mem\xc3\xb2ria amb el processador._NEWLINE_En canvi, el bus Nubus era independent des de la seva creaci\xc3\xb3, tenia un controlador propi i presentava una interf\xc3\xadcie est\xc3\xa0ndard a la resta del sistema, permetent la seva inclusi\xc3\xb3 en diferents arquitectures. Va ser usat en diversos equips, incloent-n'hi alguns d'Apple, i es caracteritzava per tenir un ample de 32 bits i algunes capacitats Plug and Play (autoconfiguraci\xc3\xb3), que ho feien molt vers\xc3\xa0til i avan\xc3\xa7at al seu temps. Entre altres exemples d'aquests busos aut\xc3\xb2noms, estan el AGP i el bus PCI\n_START_SECTION_\nTercera generaci\xc3\xb3\n_START_PARAGRAPH_\nEls busos de tercera generaci\xc3\xb3 es caracteritzen per tenir connexions punt a punt, a difer\xc3\xa8ncia dels busos dalt nomenats en els quals es comparteixen senyals de rellotge, i altres parts del bus. Aix\xc3\xb2 s'assoleix reduint fortament el nombre de connexions que presenta cada dispositiu usant interf\xc3\xadcies serials. Llavors cada dispositiu pot negociar les caracter\xc3\xadstiques d'enlla\xc3\xa7 a l'inici de la connexi\xc3\xb3 i en alguns casos de manera din\xc3\xa0mica, igual que succe\xc3\xafx en les xarxes de comunicacions. Entre els exemples m\xc3\xa9s notables, estan els busos PCI-Express, el Infiniband i el HyperTransport.\n_START_SECTION_\nTipus\n_START_PARAGRAPH_\nExisteixen dos tipus de classificaci\xc3\xb3 segons el m\xc3\xa8tode d'enviament de la informaci\xc3\xb3: bus paral\xc2\xb7lel o serial. Hi ha difer\xc3\xa8ncies en el desenvolupament i fins fa uns anys es considerava que l'\xc3\xbas apropiat depenia de la longitud f\xc3\xadsica de la connexi\xc3\xb3: per a curtes dist\xc3\xa0ncies el bus paral\xc2\xb7lel, per a llargues el serial.\n_START_SECTION_\nBus s\xc3\xa8rie\n_START_PARAGRAPH_\nEn aquest les dades s\xc3\xb3n enviades, bit a bit i es reconstrueixen per mitj\xc3\xa0 de registres o rutines de programari. Est\xc3\xa0 format per pocs conductors i la seva amplada de banda dep\xc3\xa8n de la freq\xc3\xbc\xc3\xa8ncia. \xc3\x89s usat des de fa menys de 10 anys en busos per a discs durs, targetes d'expansi\xc3\xb3 i per al bus del processador._NEWLINE_El bus s\xc3\xa8rie \xc3\xa9s idoni en aplicacions on es requereix la connexi\xc3\xb3 de dispositius interactius de baixa i mitja velocitat. Funciona en mode multiplexat, el que permet la connexi\xc3\xb3 simult\xc3\xa0nia de dispositius perif\xc3\xa8rics mitjan\xc3\xa7ant un simple cable de quatre fils."