b"\n_START_ARTICLE_\nMicroBlaze\n_START_SECTION_\nPipeline\n_START_PARAGRAPH_\nPer a la majoria d'instruccions, cada etapa triga un cicle de rellotge a ser completada. Com a conseq\xc3\xbc\xc3\xa8ncia, el nombre de cicles necessaris per a finalitzar una instrucci\xc3\xb3 especifica \xc3\xa9s igual al nombre d'etapes del pipeline._NEWLINE_Quan s'executa en mem\xc3\xb2ries lentes, els fetch de les instruccions poden trigar m\xc3\xbaltiples cicles. Aquesta lat\xc3\xa8ncia addicional afecte directament l'efici\xc3\xa8ncia del pipeline. MicroBlaze implementa una instrucci\xc3\xb3 prefetch buffer que redueix l'impacte d'aquestes mem\xc3\xb2ries lentes._NEWLINE_Mentre el pipeline est\xc3\xa0 estancat en una instrucci\xc3\xb3 de mem\xc3\xb2ria multicicle, el prefetch buffer continua carregant instruccions seq\xc3\xbcencialment, aix\xc3\xad quan el pipeline acaba l'execuci\xc3\xb3, l'etapa de fetch pot carregar noves instruccions directament del prefech buffer en comptes d'esperar que la instrucci\xc3\xb3 d'acc\xc3\xa9s a mem\xc3\xb2ria finalitzi._NEWLINE_Si les instruccions s\xc3\xb3n modificades en temps d'execuci\xc3\xb3, el prefetch buffer ha de ser buidat abans d'executar les instruccions modificades, per tal d'assegurar que no cont\xc3\xa9 les instruccions antigues.\n_START_SECTION_\nEDK\n_START_PARAGRAPH_\nL'EDK de Xilinx (Embedded Development Kit) \xc3\xa9s un paquet de desenvolupament per a construir MicroBlaze (i PowerPC) sistemes encastats amb Xilinx FPGAs, suportat per Eclipse IDE, consisteix en dos entorns separats: XPS i SDK._NEWLINE_Els dissenyadors utilitzen XPS (Xilinx Platform Studio) per a configurar i construir les especificacions del hardware dels seus sistemes encastats. _NEWLINE_L'XPS converteix el disseny en una descripci\xc3\xb3 RTL sintetitzable (Verilog o VHDL) i escriu un conjunt de scripts per tal d'automatitzar la implementaci\xc3\xb3 del sistema encastat._NEWLINE_El SDK suporta el software que ser\xc3\xa0 executat en el sistema encastat. Motoritzat pel GNU toolchain, el SDK permet als programadors escriure, compilar i depurar aplicacions en C/C++ pel seu sistema encastat. Xilinx inclou un simulador, donant la possibilitat als programadors d'executar el seu software en un simulador o d'utilitzar una placa FPGA adequada i executar-ho en el sistema pertinent._NEWLINE_D'altres simuladors i compiladors han estat creats i estan disponibles (Altium), tot i que per a una instal\xc2\xb7laci\xc3\xb3 EDK segueix sent necess\xc3\xa0ria la llic\xc3\xa8ncia pertinent."