Depuis hier et pour encore quelques jours , se tient la 67e édition de l'IDEM ou International Electron Devices Meeting . Intel est bien sûr un acteur de choix pour un tel événement et le fondeur américain en a profité pour présenter plusieurs avancées techniques , notamment dans le domaine de l'empilement des transistors . Au travers d'une vidéo - en anglais - très didactique , Marko Radosavljevic a ainsi détaillé différentes techniques d'empilement associées à divers substrats utilisés par Intel pour aboutir à des transistors toujours plus denses , multipliant les interconnexions . Ces 3D CMOS doivent aujourd'hui lui permettre d'améliorer encore l'empilement ( 30 à 50 % ) pour ainsi caser davantage de transistors au millimètre carré . Intel a présenté de nombreuses diapositives dont une était là pour mettre en comparaison l'ancien procédé Foveros et le plus récent Foveros Direct dont l'objectif est , cette fois , la multiplication des interconnexions afin , bien sûr , de maximiser les échanges . Déjà évoqué lors de l'Intel Accelerated de juillet dernier , Foveros Direct exploite des connexions dites « cuivre-à-cuivre » miniaturisées par rapport à Foveros : on parle ici de 10 microns seulement permettant sur un espace déterminé d'augmenter de manière considérable la densité de ces interconnexions . Foveros Direct autorise également une réduction de la taille des die afin d'accroître la communication entre les différents chiplets . Les échanges ( I / O ) sont largement accrus et Intel souligne qu'il devient possible de davantage partitionner les die autorisant une plus grande modularité de conception , davantage de flexibilité . Au travers de Foveros Direct , Intel intègre ce qu'il appelle l'Hybrid Bonding Interconnect , ou HBI , qui devrait être déployé via les procédés de gravure Intel 4 et / ou Intel 3 .