module w1_rom(/*autoport*/
//output
			w1_rdata,
//input
			clk,
			w1_raddr);
	
	input clk;
	input  [4:0] 	w1_raddr;
	output [47:0]	w1_rdata;

  dist_mem_gen_w1_rom w1_rom (
    .a(w1_raddr),        // input [4 : 0] a
    .clk(clk),    // input clk
    .qspo(w1_rdata)  // output [47 : 0] qspo
  );

endmodule 