module w7_rom(/*autoport*/
//output
      w7_rdata,
//input
      clk,
      w7_raddr);
	input		 clk;
	input  [6:0] w7_raddr;

  output [79:0] w7_rdata;


  blk_mem_gen_w7_rom w7_rom (
    .clka(clk),    // input clka
    .addra(w7_raddr),  // input [6 : 0] addra
    .douta(w7_rdata)  // output [79 : 0] douta
  );


endmodule