module mux_1level_basis_input3_mem3(in,
                                    mem,
                                    mem_inv,
                                    out);
//
input [0:2] in;
//
input [0:2] mem;
//
input [0:2] mem_inv;
//
output [0:0] out;

//
//


//
//



//
//
//
//

	sky130_uuopenfpga_cc_hd_invmux3_1 sky130_uuopenfpga_cc_hd_invmux3_1_0(
	                                    .Q1(in[0]),
	                                    .Q2(in[1]),
	                                    .Q3(in[2]),
	                                    .S0(mem[0]),
	                                    .S0B(mem_inv[0]),
	                                    .S1(mem[1]),
	                                    .S1B(mem_inv[1]),
	                                    .S2(mem[2]),
	                                    .S2B(mem_inv[2]),
	                                    .Z(out[0])
	                                    );
endmodule