module Sync_R2W ( W_CLK, W_rst_n, R_ptr, Wq2_rptr );
  input [4:0] R_ptr;
  output [4:0] Wq2_rptr;
  input W_CLK, W_rst_n;

  wire   [4:0] Wq1_rptr;

  DFFRQX2M \Wq2_rptr_reg[1]  ( .D(Wq1_rptr[1]), .CK(W_CLK), .RN(W_rst_n), .Q(
        Wq2_rptr[1]) );
  DFFRQX2M \Wq2_rptr_reg[0]  ( .D(Wq1_rptr[0]), .CK(W_CLK), .RN(W_rst_n), .Q(
        Wq2_rptr[0]) );
  DFFRQX2M \Wq2_rptr_reg[4]  ( .D(Wq1_rptr[4]), .CK(W_CLK), .RN(W_rst_n), .Q(
        Wq2_rptr[4]) );
  DFFRQX2M \Wq2_rptr_reg[2]  ( .D(Wq1_rptr[2]), .CK(W_CLK), .RN(W_rst_n), .Q(
        Wq2_rptr[2]) );
  DFFRQX2M \Wq2_rptr_reg[3]  ( .D(Wq1_rptr[3]), .CK(W_CLK), .RN(W_rst_n), .Q(
        Wq2_rptr[3]) );
  DFFRQX2M \Wq1_rptr_reg[4]  ( .D(R_ptr[4]), .CK(W_CLK), .RN(W_rst_n), .Q(
        Wq1_rptr[4]) );
  DFFRQX2M \Wq1_rptr_reg[3]  ( .D(R_ptr[3]), .CK(W_CLK), .RN(W_rst_n), .Q(
        Wq1_rptr[3]) );
  DFFRQX2M \Wq1_rptr_reg[2]  ( .D(R_ptr[2]), .CK(W_CLK), .RN(W_rst_n), .Q(
        Wq1_rptr[2]) );
  DFFRQX2M \Wq1_rptr_reg[1]  ( .D(R_ptr[1]), .CK(W_CLK), .RN(W_rst_n), .Q(
        Wq1_rptr[1]) );
  DFFRQX2M \Wq1_rptr_reg[0]  ( .D(R_ptr[0]), .CK(W_CLK), .RN(W_rst_n), .Q(
        Wq1_rptr[0]) );
endmodule