1-aus-n-Decoder
# 1-aus-n-Decoder

Ein 1-aus-n-Decoder ist eine Schaltung mit n Ausgängen und log$_2$(n) Eingängen. In der Praxis muss aber die Anzahl der Eingänge auf die nächste ganze Zahl aufgerundet werden, wenn log$_2$(n) keine ganze Zahl ist. Der jeweils adressierte Ausgang geht dann auf High, wenn die Dualzahl A am Eingang der Nummer J des betreffenden Ausgangs y$_J$ entspricht. Die anderen Ausgänge werden dann nicht angesteuert und bleiben auf Low.
| Wert | Eingang | Eingang | Ausgang | Ausgang | Ausgang | Ausgang |
| A=J | a$_1$ | a$_0$ | y$_3$ | y$_2$ | y$_1$ | y$_0$ |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 | 1 | 0 |
| 2 | 1 | 0 | 0 | 1 | 0 | 0 |
| 3 | 1 | 1 | 1 | 0 | 0 | 0 |

## Bausteine

Die 1-aus-n Codierung wird direkt in handelsüblichen Bauelementen realisiert.
Gebräuchliche IC-Bausteine :
| Familie | CMOS | HCMOS | TTL | Funktion |
| 74xx138 | | 74HC138 | 74LS138 | 3 zu 8 Dekoder/Demultiplexer |
| 74xx147 | | 74HC147 | 74LS147 | 10 zu 4 (Dezimal zu BCD) Encoder |
| 74xx148 | | 74HC148 | 74LS148 | 8 zu 3 Prioritäts-Encoder |
| 74xx151 | | 74HC151 | 74LS151 | 8 zu 1 Multiplexer |
| 74xx238 | | 74HC238 | 74LS238 | 3 zu 8 Dekoder/Demultiplexer |
| 74xx42 | | 74HC42 | 74LS42 | 10 zu 4 (Dezimal zu BCD) Dekoder |
| 74xx4538 | | 74HC4538 | 74LS4538 | 4 zu 16 Dekoder/Demultiplexer |
| 74xx4028 | CD4028 | 74HC4028 | 74LS4028 | 10 zu 4 (Dezimal zu BCD) Dekoder |
| | CD4532B | | | 8 zu 3 Prioritäts-Encoder |
| 74xx4514 | CD4514B, CD4515B | 74HC4514 | 74LS4514 | 10 zu 4 (Dezimal zu BCD) Encoder (Teil eines größeren Dekoder/Multiplexer-Systems) |
| 74xx4051 | CD4051B, CD4052B, CD4053B | 74HC4051 | 74LS4051 | 3 zu 8 Encoder |
Diese Logikfunktion wird darüber hinaus in komplexen integrierten Logikbauelementen verwendet. Beispielsweise wird diese Funktion als Zeilendecoder und Spaltendecoder zur Adressierung der Zeilen und Spalten in Speicherbauelementen (RAM, ROM, EEPROM, …) verwendet. Darüber hinaus kann diese Logikfunktion auch in einer programmierbaren logischen Schaltung (PLD) oder einem FPGA-Bauelement oder einem ASIC-Bauelement realisiert werden.

## Implementierung in Verilog

Das folgende Beispiel zeigt einen 2-zu-4 Bit Kodierer in Verilog:
Der zugehörige 4-zu-2 Bit Dekodierer kann wie folgt implementiert werden:

## Implementierung in VHDL

Das folgende Beispiel zeigt einen 2-zu-4 Bit Kodierer in VHDL:
Der zugehörige 4-zu-2 Bit Dekodierer kann wie folgt implementiert werden: