Auparavant, il n'était pas très logique de construire un pipeline qui pouvait fonctionner plus rapidement que la latence d'accès de la mémoire hors puce.
Auparavant, il n'était pas très logique de construire un pipeline qui pouvait fonctionner plus rapidement que la latence d'accès de la mémoire de sortie.