02/Fasc. 13 Jornal Oficial das Comunidades Europeias 19 385RO0211 U 29,.1.85 Jornal Oficial das Comunidades Europeias Nº L 24/13 REGULAMENTO (CEE) Nº 211/85 DA COMISSÃO de 25 de Janeiro de 1985 relativo à classificação das mercadorias na subposição 84.55 C da pauta aduaneira comum A COMISSÃO DAS COMUNIDADES EUROPEIAS, Tendo em conta o. Tratado que institui a Comunidade Económica Europeia, Tendo em conta o Regulamento (CEE) nº97/69 do Conselho, de 16 de Janeiro de 1969, relativo às medi- das a tomar para à aplicação uniforme da nomencla- tura da pauta : aduáneira comum (!), com a última redacção que lhe foi dada pelo Regulamento (CEE) nº 2055/84 do Conselho (2) e, nomeadamente, o seu artigo 3º, Considerando que, a fim de assegurar a aplicação uni- forme da nomencilatura da pauta aduaneira comum, é conveniente precisar aà-classificação de elementos de memória destinados a serem utilizados como elementos de máquinas automáticas de tratamento de informa- ção; que estes elementos de memória são constituídos, no que respeita ao primeiro, por: uma memória RAM estática, realizada com tecnologia C-MOS, um painel com circuito impresso, em cerâmica com camadas multiplas de forma rectangular (17 x 39 mm) no qual são montados de forma dissociável: — 4 memórias RAM estáticas, realizadas com tecno- logia (C-MOS (C-MOS-SRAMS), comstituídas por um circuito integrado monolitico com uma capaci- dade de memorização de 16 Kbits ou de 64 Kbits cada, — um descodificador sob a forma de circuito : monaolitico integrado, ' — 2 vezes 14 pernos de ligação, no que respeita ao segundo, por: uma memória — morta — electrónica, programável (EPROM) — 1 painel com um circuito impresso em cêrâmica com camadas muúltiplas de forma rectangular (17 x 39 mm) no qual são montadós de forma disso- ciável: — 2 memórias mortas electrónicas, programáveis, apagáveis pelos raios ultravioleta (EPROMS), sob a fôrma de circuito impresso monolítico, com uma capacidade de memorização de 64 Kbits cada e providas na face superior de uma janela em quartzo, — | descodificador sob àa forria de circuito monolítico integrado, — — | condensador de desfasagem, — 2 vezes 14 pernes de ligação; Considerando que a pauta aduaneira comum anexa ao Regulamento (CEE) nº 950/68 do Conselho (3), com a () JOn'Li4de2L. 1. 1969,p. |. ) JOn'LI91de19.7.1984,p. |. &) JOniL172de22.7.1968, p. |. última redacção que lhe foi dada pelo Regulamento (CEE) nº 3400/84 (*), inclui na posição 84.53 as máqui- nas automáticas de tratamento de informação, na posi- ção 84.55 as peças separadas e acessórios que se pos- sam reconhecer como exclusiva ou principalmente des- tinados a máquinas e aparelhos dos nº* 84.51 a 84.51 inclusive e na posição 85.2Í as micro-estruturas electrónicas; Considerando que as duas últimas posições podem ser tomadas. em consideração para a classificação dos supracitados produtos; Considerando que não se trata de uma micro-estrutura electrónica de acordo com a posição 85.21, pelo facto de os dispositivos dos elementos de memória não serem indissociáveis e de estes elementos de memória - apresentarem conjuntos formados por uma micro- estrutura electrónica.à qual se juntam outros dispositi- vos ou outras micro-estruturas do mesmo tipo ou de tipo diferente; que, não se pode, portanto aplicar a nota 5 B c) do Capítulo 85; Considerando que estes elementos de memória se devem classificar, por aplicação da nota 2 b) da sec- ção XVI, na subposição 84.55 C; Considerando que as medidas previstas no presente regulamento estão conformes com o parecer do Comité da Nomenclatura da Pauta Aduaneira Comum, ADOPTOU O PRESENTE REGULAMENTO : Artigo 1º Os elementos de memória destinados a serem utiliza- dos como elementos de máquinas automáticas de trata- mento de informação e constituídos, no que respeita ao primeiro, por: uma memória RAM estática, realizada com tecnologia C-MOS, um painel com um circuito impresso em cerâmica com camadas múltiplas de forma rectangular (17 x 39 mm) no qual são montados de forma dissociável: — 4 memórias RAM estáticas, realizadas com tecno- logia C-MOS (C-MOS-SRAMS), constituídos de um circuito integrado monolítico, com uma capaci- dade de memorização de 16 Kbits ou de 64 Kbits cada, ; — 1 descodificador sob a forma de circuito monolítico integrado, — 2 vezes 14 pernes de ligação, C) JO n 1320 de 12,12, 1984, p. L.