Die höhere Rechenleistung/MHz (3,0 statt 2,5 DMIPS /MHz) wurde u. a. durch ein komplexeres Out-of-Order -Designs, eine größere Sprunghistorien-Tabelle, mehr Ausführungseinheiten (7 statt 3) und einen voll integrierten L2- Cache erreicht.